pll的錯誤鎖定

BIJM

這個問題說來話長ㄟ，總歸就是您所說的..."PFD"在搞鬼阿...

+ ]6 `' H" v' d$ B; ~其實目前PLL技術相當成熟,大家在期刊上都可以看多許許多多種的PFD..但其實可能沒搞清楚,它是"PFD"還是"PD"
: G6 j1 h4 x4 C
; ]% I! p9 n# H5 u: \+ b這點是非常重要的,因為其檢測範圍會影響到PLL系統鎖定的行為

. e1 w- S& y* g, v$ _# A% I) }例如 : XOR架構與SR Flip-Flop只可視為PD,因為其檢測範圍不超過2*phi
7 b6 C0 @; C4 e" Y! N( i0 Y* ^
真正的PFD是具有"reset"功能..範圍為正負2*phi,不管相位差多少(亦頻率變化量)都可以做檢測

# X8 k& r& u0 v* e0 _# ^所以若在PLL系統中使用PD的話(或是PD detection range沒設計好),那是會有你所說的問題發生
% d$ n8 A7 X3 [: ?$ L' y
' u, {; Z* {2 |+ v2 g% A- n但就我所知...若PLL系統架構沒有用到切相位檢測'正確頻寬設計或是改變PFD操作行態的話..PLL比較不會發生此問題

" h) V0 D1 ^! [0 A7 Z會有錯誤鎖定的情形大多是在DLL上才會拿來被討論...因為延遲線的延遲量過大或過小都會導致錯誤鎖定
& x: r! e! t9 n+ U6 J- M8 w
& ~/ a6 j+ V; W' J( v/ l5 S5 M這是我個人的淺見...供參考囉~~有問題再一起討論囉!!

, l9 v1 H5 X5 t7 B; C) _7 Q4 \PS. 建議可以去參考NTU Shen-Iuan Liu 或 NCHU Ching-Yuan Yang 的上課講義..可以了解比較多PLL的東西
# [2 J% b5 M8 d* F
順便附上幾篇我覺得比較經典在說明PFD的paper
# v: ~  n4 o" O9 J+ {2 m
' Z+ E( f3 Y6 n  z8 O' d

遊客，如果您要查看本帖隱藏內容請回復