|
都是"PFD"惹的禍@@~~
這個問題說來話長ㄟ,總歸就是您所說的..."PFD"在搞鬼阿...
; E$ ~) L8 o" m' j3 M1 y( E" p/ g& \: m& E$ y) U9 o, `# _
其實目前PLL技術相當成熟,大家在期刊上都可以看多許許多多種的PFD..但其實可能沒搞清楚,它是"PFD"還是"PD"4 u6 u2 X/ g! O% q( h3 B$ S; T9 [
3 p# w) c% {: }, R/ V% ~這點是非常重要的,因為其檢測範圍會影響到PLL系統鎖定的行為
" D; \9 B7 t8 T: h$ `2 `/ V9 i
, M( V1 B/ x- N& x: B8 A8 G+ ?例如 : XOR架構與SR Flip-Flop只可視為PD,因為其檢測範圍不超過2*phi
+ r. `4 O; `+ x! L0 Y, V, l7 v
( c, q# b M8 S- J, L7 @0 F5 n, l真正的PFD是具有"reset"功能..範圍為正負2*phi,不管相位差多少(亦頻率變化量)都可以做檢測7 q" W, k$ r* w+ H0 U0 h4 G- ^! j
/ Y( q0 h4 L( A+ g+ `
所以若在PLL系統中使用PD的話(或是PD detection range沒設計好),那是會有你所說的問題發生
8 V$ Y0 s3 p. n1 G$ Q) p: K. I- r B
* ^$ j: y) d" F, z8 u但就我所知...若PLL系統架構沒有用到切相位檢測'正確頻寬設計或是改變PFD操作行態的話..PLL比較不會發生此問題
3 p" a9 k7 Y3 P
$ ~, S/ w( w, j, h4 u會有錯誤鎖定的情形大多是在DLL上才會拿來被討論...因為延遲線的延遲量過大或過小都會導致錯誤鎖定
2 Y* W l6 d t3 d0 ^
, ?6 p" \1 T& D1 D5 } X* z這是我個人的淺見...供參考囉~~有問題再一起討論囉!!7 e& N9 j: ~4 _$ y
3 H$ q% V$ P: F$ c4 vPS. 建議可以去參考NTU Shen-Iuan Liu 或 NCHU Ching-Yuan Yang 的上課講義..可以了解比較多PLL的東西6 \+ ]/ y4 i8 V& @) ^# q
J' m" p0 r8 U& c順便附上幾篇我覺得比較經典在說明PFD的paper7 ~# B9 ~, T) w8 `, g( }
% |5 [1 K7 h' p8 g) Z; R
|
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|