SiG .35製程Layout電容的問題

option318

　
　　請問先進們，一個Layout電容的問題，由於小弟在畫SiG.35製程的電容時(此電容是用內建叫出來的model為"C3T_MIMW")，在跑LVS確無法驗證，出現了以下幾句文字：　
   Error:No matching ".SUBCKT " statement for "C3T_MIMW" at line 26 in file "netlist"
: O0 w; z: i9 q' ?" q   
       ERROR:source could not be read.
   ***calibre finished with Exit code:4***
" \7 m% d3 l, C: ~   
  這是netlist檔的spice:
2 V  c6 c* G, o3 K3 j  N       　.SUBCKT c1p a b
      　*.PININFO a:I b:I
- B8 H. H' \$ R1 \, x  　　　 XC1 b a gnd! c3t_mimw c=60.07p m=10
' u! p6 g& x+ ?5 m/ _* \1 I   
: @6 k" i# i& [: c  麻請有了解此問題的先進們，能回答一下！！　　謝謝您們

option318

恩~~謝謝各位先進們的解說 ，小弟已經重新跑一次
' J& g1 f- D8 n.SUBCKT testcap a b
# y8 l: ^2 Y: M/ P# Q7 q*.PININFO a:I b:I
# c7 g+ e' A4 i* ^: @+ CCC0 a b gnd! c3t_mimw c=104.64f m=1　（其中有gnd!是叫內建線路圖出來，多出一個腳　　　　　　　　　　　　　　　　　　　　　位，拉去接地）
3 N+ B+ J  _0 ^! h.ENDS
再把
"XC1 b a gnd! c3t_mimw c=60.07p m=10"改成 "CC0 a b gnd! c3t_mimw c=104.64f m=1"
; i" |! i; g5 V# x& [$ E4 A+ X2 x" F# K
) `& Y7 D* j- z: ]$ V& e7 x如預期的，可以跑LVS了，可是卻出現兩個錯誤：
一、
LAYOUT NAME                                             SOURCE NAME
2 `& @& g2 i$ T$ o************************************************************************************************
X0(-5.125,-5.025)  c3t_mimw                               ** missing instance **

二、
8 d8 p2 R: D: ?$ `LAYOUT NAME                                           ne  SOURCE NAME
************************************************************************************************
** missing instance **                                    CC0  C(GND!)

煩請有了解此意思的先進，解說囉∼∼謝謝您