如何減少RC效應?

yhchang

我覺得可以用一個簡單的方法
就是把你的Bandgap的LPE檔案拿出來看
8 h: T9 B( I# k* q+ S5 W$ {把寄生電容排序一下
6 G6 x$ ^3 f7 n; m再把寄生最嚴重的幾個點拿出來看
看看寄生效應最嚴重的點是在你電路的哪些地方?
其實這些點只要出現在你的 Cueent Mirror或是BJT或是Resistance
或OP附近   相信都會對你的Bandgap 它整體的Performance
8 l5 R, W, Q( O* v7 s造成很嚴重的影響
2 e! K0 S' _; R8 Q* `/ h然後你再去想  到底該 怎麼重畫它  才可以降低這些點的
2 W* ?  Y3 P- h5 m* E% L5 C) C  oParastic Capacitance
. E2 ^$ D: D# s! \6 P
: H* `; p5 F: i[ 本帖最後由 yhchang 於 2008-1-27 11:13 PM 編輯 ]

yhchang

做完 LPE 之後    能過LPE就表示LVS也通過了
這時候電路上 你想要看的節點   即使沒有打LABEL 也應該會有流水號
) Q8 I: S* m6 h. L& d應該會是以 Hierarchical 形式 呈現
) F' p7 h; y; L, Q3 Y3 V
5 h8 P3 u, ]! C* `以Calibre來說  會是這樣的格式

寄生電容編號          節點名稱A                      節點名稱B     寄生電容值                        
c000012345           xsdctl.xyctl.n1n4316       vss               7.66ff
1 I/ ~1 z3 c, s5 r- @' o; W1 ?( {c000012346           xsdctl.xyctl.rba0              vss                8.50ff
0 j# G+ Y6 T# O! Y; `) R....

+ y! K1 e' [; ^- c% D這裡的節點AB可以是
& v  k% q/ t! L8 k: B  }* k) F可以是某個點對VSS的電容
也可以是兩個點之間的 Couple 電容
6 r8 p9 ^7 I' ?& s* I/ [' G1 ~% j7 S
不知道這樣有沒有回答到你的問題
如果你去點 你的電路的 Line  應該會出現流水號的節點名稱
你再去看 LPE檔案裡面有沒有那個節點名稱 對 VSS的寄生電容值

yhchang

抱歉一文多貼   只是我覺得兩篇文章好像都可以用同樣的答案來回覆 ^_^|||
! F1 v' A  ?( R4 _
我印象中 Calibre 有三種抽取方式

8 k: i# J. Q8 q1 c; P1.  Lump
2. Distribute
3. point to point
9 q1 g& H: j2 Y6 u
5 _" L- T* B5 d) R6 q3 S選第二種  第二種是把 節點 用 RC  Pai-model(抱歉不會寫數學符號)的形式表示
所以會看不到該節點的 total 的寄生電容
+ p" L6 z. Q7 M9 M1 `! h8 Z
選第一種  會把 該點對地的電容算出來  但是電阻會被忽略
0 H9 [9 G( s/ k) v選第三種  除了 RC Pai-model之外還會有 couple電容出現.

所以選擇第一種抽取方式 應該是你想要的單點對地的寄生電容  電阻的部份 自己看製程資料的
各層的 square電阻 自己model就可以了.

選擇第一種抽取方式 得到LPE之後   在把電容值做排序
/ u5 |' E% o5 R$ q; D, Isort -n +2  lpe_file  >!  new_file
- _, b( |& X( }, |1 c. c: J就可以看到  哪些節點比較 Critical了
' @* t) Z, V5 \1 q自然就會明白 那些節點在連接的時候,  Layout畫得不好.
$ H% z" d; B; M
, f% O" ^+ g, z& t+ H, y+ I[ 本帖最後由 yhchang 於 2008-1-31 11:03 PM 編輯 ]