Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4015|回復: 4
打印 上一主題 下一主題

[問題求助] 請問以synposys的design compiler跑合成,timing出現violated一般要如何調整

[複製鏈接]
1#
發表於 2007-12-20 13:10:09 | 顯示全部樓層
check the critical path, if pipeline can be used , adding pipeline% B* w/ J7 R- }  ~
else optimazing the maximium logic
! B/ M, r, @' {! r- I7 [  a
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 08:05 AM , Processed in 0.097513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表