|
數位同步可考慮用FIFO來做到3 J* H" {. r" N `' T; i0 `
FIFO: First In First Out Memory$ L p' j: v) `3 W
也可以說是要做到clock domain crossing% o2 A; U: Q- i: @% w
" ~$ Y, D: U" j, ~/ o% U: a$ G這個FIFO的設計要很小心,有很多時候會做出似是而非的電路,; R4 P2 [7 Y- X
在testing的部份,也要注意,因為有很多corner case測不到,: X: g( W, N- z/ s' `" s7 U
FIFO和串起來的DFF是不同的,因為它要能夠告知傳送端FIFO內部的資料是滿的或是空的,
+ P. r$ @, C4 p1 W這看似容易,卻因為不同的clock domain而使得這個訊號會被誤傳,或是產生所謂的metastable status,) d3 M: X6 x( G/ S: |
這個代表空的或是滿的的訊號的產生要用到非同步的比較器,
; h k( m( |" w( T. w' L有一個建議是用gray code來做內部的counter,也有別的做法,5 q" R' M0 K0 e1 E
有不清楚可以再寫訊息問我 |
評分
-
查看全部評分
|