[問題求助] charge pump PLL中三階LPF電阻電容布局的問題

[複製鏈接]

dewen0812

1^#

發表於 2007-12-11 11:23:28 | 顯示全部樓層

學習在學習

我本身也是做pll的我覺得charge pump與vco的layout佈局是會引響整個performance
其實layout出來的電容和電阻跟你tapeout回來的值本身也會有一些差距,除非是你很在意你的
pole,zero的點,那可以考慮common centroid的畫法,去降低process variation

回復支持反對

使用道具舉報

返回列表

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 11:29 PM , Processed in 0.098012 second(s), 16 queries .

Powered by Discuz! X3.2

		自動登錄	找回密碼
密碼			申請會員