charge pump PLL中三階LPF電阻電容布局的問題

liangshangquan

各位好：
+ x% Y9 z3 T; Q6 Y4 y3 \; `
$ S+ }8 k& P' O現在我要畫PLL的版圖，其中三階LPF中的電阻和電容，大小值已經確定，但是如何布局我不是很清楚。
/ Z/ g5 G* ^5 t4 Z; ^' N
特別是兩個電阻，一個是產生零點的，一個是高階電阻，會給電路帶來高頻雜訊。我該如何floorplan呢？
! H' ~1 D( j  i3 l% Q9 e( L
我準備采用poly電阻，并且放在N阱里。但是這兩個電阻是放在一起呢，還是分別畫呢。還需要分別畫guarding ring嗎？
! R: o! W* v7 o! B
$ F# R, a+ E) h7 V" y# w: d% K" |靜等答復，謝謝各位。

1 U9 o5 p/ L7 s9 _$ g" Q[ 本帖最後由 liangshangquan 於 2007-12-6 02:53 PM 編輯 ]

liangshangquan

yes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。
: e; q: h; \- ]4 P
7 k5 ~7 _6 b7 T還有個問題想請教下，就是對VCO輸出整形的考慮。
% ^* r' O" F9 o6 L3 O) C3 S原來芯片就是一個差分變單端的簡單比較器＋一級buffer，我在想能不能將這個比較器設計的更好些以提高其整形的效果呢？
% |9 ?3 G! K7 {3 u1 [* A% k還有就是buffer的作用，其輸出信號是輸入到divider中的，我是不是應該根據下級電路的驅動能力來設計這個buffer呢？
buffer的尺寸和級數對整形和帶載能力有什么特別的要求沒有？

3 S1 \: P( ]- {