charge pump PLL中三階LPF電阻電容布局的問題

finster

我個人是覺得LPF中的電阻和電容在LAYOUT上的影響倒是還好
我們當初並沒有特別在這邊花多大的功夫
9 `" _" J" P; [, t; ^4 A不過,我不確定你的poly電阻的一個squal有多大,一般來說,poly電阻的一個squal並不大,所以你layout上畫出來應該會有點大,我們之前大部份都是用p+ diff電阻,因為它的阻值較大,所佔的面積就會比poly電阻來的小一些
在畫PLL,我們最重視的是VCO和charge pump部份的layout畫法和位置安排,因為那會直接影響到PLL的performance,故而,建議你多少些心思在這兩塊電路上的layout,LPF的R,C,我個人是覺得影響不大

finster

原帖由 liangshangquan 於 2007-12-12 05:00 PM 發表
, u- J1 g' k. Eyes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。
/ E  g% v9 C2 `8 Y' k5 s  O4 }$ b1 J
還有個問題想請教下，就是對VCO輸出整形的考慮。
" r8 N( @+ o/ j! U) _( L' J原來芯片就是一個 ...

: _+ S4 x8 U: O  Z; B9 h+ I
. H3 y' l8 c/ O
7 D, w5 j+ p4 h4 R一般來說,VCO的output waveform不太可能是rail-to-rail,所以,大部份都會再加一個differential-to-singled-ended circuit(D2S)作為放大之用,除此之外,通常,如果D2S之後若沒有要接降頻(除頻)電路,絕大部份D2S會再加一個duty-cycle corrector特性在裡面
; ]0 }+ x7 k6 I# Z$ M" L! k& ?因為D2S只是把VCO的output waveform放大,並沒有波形整形的功用,如果後級電路需要有50% duty cycle的要求,一般來說是加一個除2電路即可,但有時D2S之後便沒有作除頻頻的動作且又要50% duty cycle,那就在D2S之中加入duty-cycle corrector
3 D+ \& s7 }  G* r5 _
6 ?+ E& |" z0 Q% |  ?另外,D2S的操作速度要跟的上VCO,所以,一般而言,D2S也還蠻耗電的,至於它的驅動能力,通常不會設計的太weak