|
除非商用SRAM cell再也不會soft error (cause by energized partical 放射性粒子, 也就是alpha/ beta/ gamma射線),
" w, t" V7 w5 y再則一般ECC是用在user data bit上, FPGA routing用的configuration bit是沒有ECC的, 就算有, 是多久會check一次?& b \7 T6 D) @ y7 a, T
LUT ECC時會加耗多少功率 (一般FPGA燒錄時功耗驚人), 系統電源設計時是否需要保留該餘裕?
$ N3 S/ P. U8 W) n- F9 ^- w1 J7 ], t7 \2 d! J3 _
軍用系統或Aero space航空器要符合MIL spec, 很多時候系統本身就有redundancy, 如兩套電源, 兩套系統, 隨時可& {$ f) W$ @5 B4 @
online hot swap, 甚至運算時都是兩套系統同時計算, 即時比較結果, 不一致馬上打回重算. 這種系統就算用了FPGA- ^, v5 L' C2 y3 C( u: X
發生軟錯誤, 也可從備援1~備援n的平行系統得到正解. 更何況軍用SRAM base FPGA通常採用特殊製程的radiation-hardened
+ x# N7 {' s3 J: Y4 wFPGA devices, 其成本也是非一般人能承受的.
3 n6 C' c1 N, J2 T" s z1 }! n4 c& T Q8 y6 L) c2 R3 T/ A
至於FPGA SER (Soft Error Rate) 有多大機率, 可以看看這篇papper: "An Analytical Approach for Soft Errot Rate Estimation of SRAM-Based FPGAs"6 z2 ~& g" g5 y/ ?: {: Y
http://klabs.org/mapld04/papers/p/p221_asadi_p.pdf |
|