該如何分辨電路在layout時，該左右交插對稱???

ynru12

想請問一下，在layout時，有的時候，一些電路不是需要左右對稱或者是交插放嗎??
  v& j6 V4 a, @像是那些時候需要這樣子做??那這些電路的兩旁有需要加上dummy嗎??

* }+ b0 x& F7 J8 \& T" x4 W不知各位先進可否提供一些經驗給我???

JoyChou

就我有lay過的圖來說
op很注重對稱
只要有Current Mirror的MOS以及差動對
都需要對稱
5 u+ p& `/ h$ d6 N  @: Q4 P0 ~若圖裡有電阻或電容時
可以請教RD是否需要對稱或者是交錯擺放
以上這些圖能放dummy的話最好放
7 t5 ?+ J3 l, ]7 V, v; I8 j這樣對光罩出來的結果誤差會比較小
除非RD有面積的考量
) L: @% ~8 X( Z$ g# C3 z# Z總之多跟RD討論會比較好

bjic

一般是差分电路多用在op里，从schematic上可以分得出来（layout note）
再就是看pin name 比如inp inn之类，很明显的。左右管子数一般相同。
1 ]) w' d) K3 \对称有common centro ,mirror之分，common centro 比较难做，占size
the art of analog layout 里有。

sw5722

一般來說都是designer決定的比較多,layout能決定的比較少,為什麼要
這樣擺放,主要是因為跑線會比較固定,而跑線有電阻,會決定這條線電流
4 r1 {, C1 M% D+ b流多少,所以有關電路方面的,通常交給designer決定會比較好.
關於dummy,有放比沒放好,因為從製程來看,它是一層一層做上去,在做一
個區塊時,它的邊緣,會因為蝕刻或是其他原因,做得較不好,所以才放dummy
做犧牲品.但有時為了壓面積,不一定會放.

yhchang

需要左右交叉對稱的時候
就表示  那兩顆MOS FAB 製作出來的W/L
6 J# \3 t1 D" @9 [3 m# I" @4 l設計者非常的在乎  希望兩者的W/L 最好可以一模一樣
就算不能一樣  也希望製程有偏差的時候
兩顆MOS 偏的趨勢也最好可以是同一種趨勢
  X; g8 ^; c! `2 T8 N6 A
目前我知道  需要這樣做的有
- {( Y7 \* M+ u2 H1 y  ^1.  Differential  放大器的兩端輸入的MOS
3 a( H# ^$ w% C# x3 ?# `2.  Current Mirror的兩端MOS.

yhchang

最近在學LAYOUT課程  我想需不需要 交叉對稱
完全取決於 這個地方的OP  差動對 或者是電流鏡  
6 Z. r4 _% A- ^( m# l' l是不是關鍵性的組件  如果不是  那就不需要 交叉對稱+旁邊加dummy