IC layout interview 常被問到的問題

yhchang

我覺得 ESD / Latch-up 還有 MOS Cross Section
這些都是很常考的問題

不過上次我朋友去面試  他對主管說 他會畫
6 V, F2 @/ l9 |. O9 gBandgap/LDO/還有 Charge pump這些類比電路的Layout

結果被那個主管 批評  那只不過是 DC to DC converter而已
不是類比電路, 我疑惑了  POWER IC 難道不算是類比電路嗎?

難道 LCD Driver 或是 RF IC/ PLL /DLL  ADC DAC 的 Layout
$ ?9 f7 U7 d4 O$ j畫法考量  與 Power IC的畫法有很大的落差嗎?

yhchang

後續我朋友還有一些面試的經驗
$ p0 k2 _! T/ ~# x& X7 D3 S- t* t& B面試者除了會問它  MOS剖面圖  LATCH-UP  ESD之外
6 |/ v! I* f% p( `- p8 t/ |' ]" x
. v. Z' Z' ]% J$ }$ ~% h' X還有問 電晶體工作的三個區域
/ a( K- ^3 l6 }+ |3 \* w畫出 Id v.s Vgs  ,  Id v.s Vds的曲線
/ a6 r5 W4 g6 a0 _: l' h並且解釋 整條電流曲線的部份  各落在哪些區域
也有問MOS 的 Source跟Drain 是由什麼來決定的?
所以面試者除了基礎的電晶體特性曲線要懂之外
也需要了解一些半導體製程的知識

yhchang

我的想法是  雖然 I-V Curve與 LAYOUT不太關聯
! g8 H+ @4 _/ `  x" o1 @8 o但是依舊是 電路 common sense的問題....
# W' g# T, ?7 _6 F7 S+ }8 R2 j$ t畫不出來  可能代表 連 電子學 元件的部份的理解能力都不夠..
% e5 o$ O3 a7 {& A: f1 Q我會覺得 LAYOUT 工程師 還是得懂一些電路基本原理
; k: r+ i1 h. |- w& b  ^# J3 e不然有時候 RD不夠強的時候   電路一開始就設計出很明顯的錯誤
3 S/ ?# ^# D# v/ P5 e  v$ W0 o你也沒辦法看出來.