Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 43543|回復: 29
打印 上一主題 下一主題

IC layout interview 常被問到的問題

  [複製鏈接]
1#
發表於 2007-10-24 14:13:10 | 顯示全部樓層
哈 這個面試的問題很多人也很想知道怎回答耶><
# k" }5 ?* d) o2 `. k/ P4 P雖然知道ESD解釋為靜電放電  ,人體一旦觸摸到晶片因產生的靜電對晶片來說會產生大的放電於是造成晶片損壞  ,但不知怎專業點的與主管回答?可能要照著書本背其解釋吧?
* y. {# r1 [+ V+ {還有Latch-up 指vdd與vss造成短路的現象 而書上是畫其寄生電路圖 而靠近vdd的那棵BJT的基極端 R越大將造成 射極端放大的電流越大,而射極端又接到下一級靠近VSS的BJT的基極端R使得靠近VSS的BJT集極端也造成很大的電流放大,於是當2棵BJT非常大時 ,VDD與VSS之間幾乎形同短路 就是LATCH UP現象。
+ x* F+ j1 V, e以上是小妹從幾個月前看過謝永瑞書解釋後 現在臨時邊想邊解釋的回答  ,回答的結結巴巴,請問有較專業的回答 能提供想從事這行的人參考嗎><
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 12:15 PM , Processed in 0.098006 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表