|
SMIC 推出基於 CPF 的 CADENCE 低功耗數字參考流程
SMIC 加盟 PFI 聯盟:向在 SMIC 投產90納米低功耗芯片的客戶,提供新設計解決方案
+ d1 _& A9 f' ~( h
& |" R; [1 p; B4 x1 m; L0 Y上海和加州聖何塞, 10月24日 -- 中芯國際集成電路制造有限公司(「SMIC」,紐約証券交易所:SMI,香港聯合交易所:0981),世界領先的集成電路芯片代工公司之一,與國際領先的電子設計創新企業 Cadence 設計系統有限公司 null,今天宣佈 SMIC 正推出一種基於通用功率格式 (CPF) 的90納米低功耗數字參考流程,以及兼容 CPF 的庫。SMIC 還宣佈其已經加盟功率推進聯盟 (PFI)。
4 r$ z L$ h. D9 w0 U$ ?3 r( T- W
/ b. r( o) }5 o0 P這種新流程使用了由 SMIC 開發的知識產權,並應用了 Cadence 設計系統有限公司 null 的低功耗解決方案,其設計特點是可提高生產力、管理設計復雜性,並縮短上市時間。這種流程是 Cadence 與 SMIC 努力合作的結晶,進一步強化了彼此的合作關系,並且使雙方的共同客戶加快了低功耗設計的速度,迎接低功耗設計挑戰。 , s, @( k. a) [0 n5 _
: k) u/ q, n7 c* USMIC 參考流程 (3.2) 採用了 Cadence 的技朮,是一套完整的對應 CPF 的 RTL-to-GDSII 低功耗流程,目標是使90納米系統級芯片設計實現高效功耗利用。它結合了 SMIC 90納米邏輯低漏泄 1P9M 1.2/1.8/2.5V 標准工藝,以及商用低功耗庫支持。該流程在所有必要的設計步驟中都具備功率敏感性,包括邏輯綜合過程、仿真、可測性設計、等價驗証、硅虛擬原型設計、物理實現與全面的 Signoff 分析。
% F {: N3 }7 Q3 }' I
1 Y+ w" Z5 M* [1 F1 O「加盟 PFI 功率推進聯盟體現了我們對整個業界范圍的低功耗努力的支持,也體現了我們在不斷追求向終端用戶提供高級低功耗解決方案,」SMIC 設計服務處資深處長 David Lin 表示,「隨著高級工藝節點正不斷縮小到90納米以內,有兩大問題隨之而來:可制造性與可測性。SMIC 參考流程基於 Si2 標准的 CPF,是對這些問題的回應,帶來了一個有效的高成品率工藝,帶來最高的硅片質量。」 3 p/ N. @9 m9 Q2 r) z2 z
5 a4 R0 b P C' {- K: G
「Cadence 歡迎 SMIC 這位新會員加入到功率推進聯盟的大家庭,感謝他們對業界發展的努力,」Cadence IC 數字及功率推進部副總裁 Chi-Ping Hsu 博士表示,「半導體產業緊密合作,一起推動低功耗技朮、設計和制造解決方案,這是至關重要的大事。」
' u; P6 b- u( `& w) k7 b, E( c! i' k, a& U
通用功率格式 CPF 是由 Si2 批准通過的一種標准格式,用於指定設計過程初期的低功耗技朮 -- 實現低功耗技朮的分享和重用。Cadence 低功耗解決方案是業內最早的全套流程,將邏輯設計、驗証、實現與 Si2 標准的通用功率格式相結合。
& r! J! B5 E D5 _
+ w6 i, G/ w+ y關於功率推進聯盟
& j0 @9 m# L1 ?- {
( @' ~2 a4 ^3 \$ O( U+ v6 H* F功率推進聯盟有20多家會員企業,是一個由 Cadence 發起的業界聯盟,目標是促進省電性能更高的電子設備的設計和制造。該聯盟的會員企業代表了整個設計鏈的各個緩解,包括系統、半導體、晶圓廠、IP、EDA、ASIC 和設計服務公司。CPF 是由 Cadence 於2006年12月向 Si2 低功耗聯盟提交,CPF1.0 目前被作為一個 Si2 標准向業內大規模推廣。 |
|