|
|
我和同學使用cadence tools 畫所設計的全加器的schematic而跑pri-sim時順便測delay並計算每個clock的總平均延遲時間，但發現% w' f% `4 i: p, T& y6 P- o
到我測出的總平均延遲時間 與同學畫的所量測出來的居然不同!
I7 x9 W5 k# C4 D$ }# K簡單點的說就是2人明明都畫一樣的電路 但測量每1個clock 的delay時間居然都不同? 電路波形我們有跑hspice看過沒有錯喔!' @/ X6 y: I: u# G0 ]( {5 F( e C
小妹現在想請教一下!8 a) u; U' B* H. R6 ~2 P4 z
cadence tools畫schematic時 是不是在composer視窗裡所畫的電路圖其連接線畫長畫短 都會影響跑pri-sim時 測量出的delay時間皆不同?????8 Y, x1 b+ U I. n* V
不是只有畫layout時 才會因個人layout功力，使得跑post-sim時所測出的delay會不同嗎? 畫schematic也需要技巧? 否則影響pri-sim的結果?: g! Q' `8 _( b- ]1 o
我不過schematic畫的較隨便 為了趕時間 拉線拉的很難看 ，電路畫的很大 ，而同學是畫的很小，但我們測出的每一個clock的delay時間卻不同
" _* ^# s/ H2 G" u- g& o請問一下先進們 ，關於畫schematic 隨便畫 與畫的很好看 對於跑pri-sim 測delay時會有差別影響嗎? 畫schematic時不能隨便畫的難看嗎? 不是只要電路接對 跑pri-sim 時 波形正確不就好嗎? 是畫layout時才要講求技巧讓post-sim的波形能很好吧!* c* U" t: }( w1 j: x
" ~; g5 n, i3 ~' Q+ ~麻煩大大們能告訴我 cadence tools的使用經驗，因為我們老師時常開會 又找不到他問了! 謝謝^^ |
|
IP卡
狗仔卡
發表於 2007-10-20 22:31:48
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡