Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^$ l1 o" K  i; f; C
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><6 _2 o; q/ G. B
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
  m  A) }% @! W) [# A所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
' K' y! \% x3 L, `7 x  u但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....8 W) H  c  v1 N7 o7 t
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!; ~1 T2 Y: P5 R  ]# W' k
訊息:the file is binary,LVS can not perfrom iteration
, z( H: x$ l7 J; k-----------------------
3 ?  ^1 M- m/ V& O不懂為何說我檔案是2進制檔不能重覆執行.....
) d0 b0 Z- y& P- F0 R" w我在LVS Setup 設定畫面中
, \) y/ f5 S0 b7 q! Hlayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)5 t. G. P0 V( c  S9 i4 U

# \4 J3 [& q9 N: nschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)& [$ x' ^# i- e
/ [* H& a+ F- C; I3 s1 ^6 j
output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out. S  j- g) d0 o) {+ `. J
----------------------------------------/ Q8 D8 B# W) H* v& A0 l$ g
然後跑LVS 則出現如此錯誤訊息  不知為何?+ S9 J/ j3 G' B  g$ p2 h3 B
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!* G- M+ V- x! Q0 T- e
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^: H1 }0 U+ M: _
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...
! g- F" h9 v. W# V2 c+ ^; x3 G. q, S; h8 U# K
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!& i2 R4 T; p$ X7 ?. _$ h
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
+ {/ N; ~# k* |( J$ H( T        L-EDIT轉出的檔名為inv.spc ;  小寫檔名) e+ L1 b" A1 ~# n7 e' \" T4 O# D, s' g5 K
2個檔案存放位置在LVS資料夾下;" @- s. A& W! X
INV.sp   netlist及我加入的command如下:-----------------------------------------------------4 X2 z% a# u* h7 U# J1 k: `: s. f
* SPICE netlist written by S-Edit Win32 7.03* z3 ]# Q) N0 S- p. H
* Written on Sep 29, 2007 at 22:01:15
: U' u# t, j! ~6 r# m
2 s# l, S6 z0 }$ ]! [2 O( [2 P# r* Waveform probing commands
0 g0 A# c5 Q3 l% t. _# q.probe( ~- e* _3 \+ c4 D: Z' |, W
.probe noise dn(*,TOT)
1 A6 Z" h) {) G8 q.acmodel {*}: C# X5 c; h5 m9 A- ~
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
- q. B- C, U( N' z, ~" Z9 g+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"6 b: `! M& X6 a1 v
+ probetopmodule="INV": x7 q* s; |5 i9 F7 S
.include 'ml2_125.md'
+ n2 @+ y: E$ }& d' w8 l$ _/ d/ Y- b- I
* Main circuit: INV8 ]% n1 m3 s+ W0 l
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u 3 c% j) r9 H3 g  u0 n$ Y' T: R5 J
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
* g6 a% T3 w0 L$ _! c( S* End of main circuit: INV8 {& p2 |* a2 j1 u! s) q- Z/ M
----------------------------------------------$ K5 X9 O; H; E1 E) L
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
3 ^/ j$ U4 s2 g# N2 r" u$ v+ b* e( n
inv.spc  netlist及所加入的command如下:------------------------------------------------
. g/ b$ n8 ?- {- A$ k* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;! {5 b- d2 j+ X+ w, H3 K: M
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb$ _" h/ B9 {3 r6 b& t  S
* Cell:  inv        Version 1.15
1 F+ V; |; B3 A5 h1 a& s9 r* Extract Definition File:  ..\Samples\SPR\example1\lights.ext) t# a0 |& W& R  h( v
* Extract Date and Time:  09/29/2007 - 21:59
1 T/ |. J, L( [" {2 Z7 t: K* }% g0 P8 ^- j2 J: {0 i0 @" K
* Warning:  Layers with Unassigned AREA Capacitance.; h& V7 g+ s( S- {% }
*   < Base Resistor ID>
  I7 R! l7 R7 J  F6 q*   < Diff Resistor ID>* j  V/ e' \* x8 `6 X" I
*   <N Diff Resistor ID>
4 O3 x; f0 g3 M) p*   <oly2 Resistor ID>9 l4 j$ I5 \, f5 U2 S. v8 K
*   <oly Resistor ID>
$ u2 B  \) E7 V$ e1 W7 H*   <MOS Capacitor ID>
( n, ~4 e/ g/ ?/ _! u5 r5 N+ Y*   <NMOS Capacitor ID>: j( x; W$ h8 ]/ w5 H% |+ \
*   <N Well Resistor ID>
% |' ~" I! ~8 [8 w' s' m/ D* Warning:  Layers with Unassigned FRINGE Capacitance.1 ~% i' }  S+ w- o! N
*   < Base Resistor ID>
0 q) r$ Q" @; R. }" m$ \3 I*   < Diff Resistor ID>& ~, J) u8 N) y  @
*   <N Diff Resistor ID>
8 ^2 @! G8 b" p*   <oly2 Resistor ID>6 g) U, g; z! s$ f. `/ Z
*   <oly Resistor ID>/ k7 y7 H  ?9 t8 K
*   <MOS Capacitor ID>5 U: a- F, j% y7 D$ [( t* L8 Z2 U: Z
*   <NMOS Capacitor ID>
5 D- l7 H' N! E9 q: R/ u/ A*   <oly1-Poly2 Capacitor ID>& J# o% ]/ Z3 f5 P( [- Q  t# e
*   <ad Comment>, f6 }5 Z/ t6 J% C& a
*   <N Well Resistor ID>- I+ F: r8 M' I( ?5 p
* Warning:  Layers with Zero Resistance.
9 c0 F' u/ w. b# {8 L7 N*   < Base Resistor ID>- |$ l8 x5 G  z, B7 ^1 E' V# T' ~
*   <MOS Capacitor ID>
+ n) v5 Y" d# ?9 }' P, _*   <NMOS Capacitor ID>3 X$ F4 T# O5 ~% F! E" n+ |2 W
*   <oly1-Poly2 Capacitor ID>* v3 R' a0 P7 {: r; d# o
*   <ad Comment>1 h, k5 n. a  L  z2 R' b
& V! w0 ^3 _' t$ h4 `6 F0 p* S
* NODE NAME ALIASES9 M, }1 A8 |) _9 w1 _5 Q2 {
*       1 = A (4.5,-6)2 y, r4 B' E/ }; V
*       2 = Y (17,-5.5)5 Q& r) X7 H; @; X7 h1 h1 A( }
*       3 = GND (21,-23.5)
+ ^- J/ j  E6 b! K# B5 O*       4 = VDD (21,17)
: I- f* {* g- x" m& w
; o7 l3 [( a% D  b  @6 q% Z) W$ ^.include 'ml2_125.md'" I8 U$ a  h' O
M1 Y A VDD VDD PMOS L=2u W=9u , A; n; B5 \; Z/ N5 n
* M1 DRAIN GATE SOURCE BULK (14 1 16 10) % Y+ b  M% Y7 \) _* r8 z
M2 Y A GND GND NMOS L=2u W=5u
+ k) o  s2 }% r! |: A. R* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) # ]: J# v  g' @5 D' g) E

% h) w. B4 P( ~% w$ V1 D/ X& A* Total Nodes: 4% I' N3 {3 e0 X: Z/ W
* Total Elements: 2# m1 N0 A! x5 }. ]6 o1 Y5 v
* Total Number of Shorted Elements not written to the SPICE file: 0
  `4 ]5 d9 Z: F7 D. m$ X* Extract Elapsed Time: 0 seconds
. M" d# H/ c+ O2 p.END
* M: M6 X6 O7 ^( z1 G& [----------------------------------------------: j; y$ L5 o7 s. d' F' z) B
我也只加入.include 'ml2_125.md'  這行命令而已4 ]8 Y; w. G) n7 F: z: q
0 V. R- A. b9 h2 b4 d1 {
3 w" d1 G* {* G; n. c, ?: j& ^& f
麻煩大大有空時 看一下唷   ,在此先謝謝您^^
  E4 o: E# v# h0 e, V
7 a: u* h4 N: c, ]" p. l[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
1 o7 S9 z4 R5 t- e3 ~* Main circuit: INV
8 h( l7 s1 D* x. x$ I) C0 UM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
+ w! z2 ^7 f6 Q" n, ]M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
& M% L1 L/ Z: i$ ^% I* End of main circuit: INV- W, H9 Y0 j9 m/ V/ @: N! f
% @$ x( _8 v+ ^/ k$ C
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
. o* A0 h. ]0 u6 L' b* n# m0 B# r您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。' H, T( |# q0 `4 T
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
) m# h7 W" ~; A. |% p; C1 n. E2 _% k1 t5 R
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
" L6 j- A! ~( t8 g                                                               schematic netlist選項  選擇INV.sp
. m- _3 u" @( m: S# L                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路/ x5 {! [' ~# S9 S3 u1 J; V: L/ f
                                                                                                                          徑與檔名     .out( j# A- B% }* f$ p; f, l& v: e

4 l  T8 X% I- k0 M5 Y  T8 v0 x                                            overwrite  existing  output   files 也打勾
$ O$ {! Z5 ^" [& P3 F最後直接執行F5 來RUN  ! d+ p7 n( g6 K  c7 M- R

9 M& v9 W. N3 A5 E不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
. t, c7 \4 i+ p. c. a% [' Z  I* Main circuit: INV0 \. h! J6 K( P& {
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
7 ]. x8 u, V# V' g2 \M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
. g4 V( X2 H9 ?9 s* End of main circuit: INV
* l* M8 X5 Q4 K5 L. w4 I
' a8 X5 |7 ?; T6 flayout刪除
# o+ t: x5 c5 `  n/ ~ .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
/ p3 Z/ C. }& m9 s! p5 [* L目前還不知道要怎麼用
  `# D: q3 L$ u% t+ p1 w" F3 |+ z希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
/ U4 i" A3 {3 ?/ p小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!# T) X2 h5 K0 P( C
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
, U) }2 a( O6 K: b, ?. {& v1 r
! m* t* Q* A7 l學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!2 X/ K/ k7 T5 M& K
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!" S/ o( G& g! e- ]
  `. N; n3 z+ Z) l5 i- C& ^
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^- i, b* x/ d9 D$ j' V. [1 ]
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><
3 v' v2 W  |) I& M) ]5 t, N7 U大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,& M. u8 F, N8 q7 A7 X7 V. S
* E# w% U# ^3 ]6 I& D2 V
CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......% D* w( R) R+ P, `: O! p8 E
. `- X6 n9 u" m/ ^+ W
謝謝各位學長們的資料了
! E# X: i7 p1 H
/ N7 B, i) g5 f" z6 {  g# ]8 Y謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
" `9 Z: }* x0 f; L1 p3 P; ~8 _請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
  r2 T/ h. Y% L- P, A- m3 e8 c" ^$ Qcould not run simulation.
6 d+ \1 M4 O3 G  }2 i6 Rplease check your  dependencies.' O7 ]0 w, X* {# y
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
3 i! l5 U2 ^1 ~& {  kqueued 的狀態。
/ o8 h6 g  h) D$ c' y/ L" k不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
9 r) J& H5 e" n% E3 a) `# p! G4 n6 |! t5 v1 p9 x+ J, ^3 C
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!( ^! d/ }. r! f
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?# ^% O2 S7 {# k: o! H6 B
但小妹下指令如下:
$ R5 V: I9 r: e8 J4 z/ K& g8 }  r.power  vdd 0ns  100ns
2 C( ]6 Y) K; i/ {跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
1 j, ^/ m, S9 a. |, G( i麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0* q6 h/ |( d, g; z! K& ?: |
6 `& f; O8 @1 b# T1 _0 J
vdd需和電路中之電源名稱相同
4 z- {0 V& z6 I! g, z. i0 A# [. c( H9 o* F
電源一般就如上列所是就可以了
) L( I3 i2 M: ~; U
* @: b  s6 |1 f[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
( b* x1 C/ n) K0 [* }' `) V$ a不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? 5 b. E# D* q0 \8 Y5 |2 |9 p. {
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
7 K: e1 x, M* R) K圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
9 v% Z. y9 s* Y* y* @2 z謝謝m851055的協助^^
. Y) W/ Q1 c6 A6 t' \小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!9 z' [" D! o4 ], m
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
& z7 m/ L9 b9 |, j/ P

3 b, q: \* X6 j4 J+ c應該是Cadence 以及Laker等大軟體# i. d5 y3 w+ P( {# P( j9 g
一般人無法取得個人的license吧XDDD
: c- H0 w- S! e* Z也就少人寫了
6 C* w5 _! A! M) C5 s0 r而學校自己都會有人在training,所以囉~0 L& U( w( S- t
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-19 06:36 AM , Processed in 0.193011 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表