Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^3 f) p9 N6 X+ Y% D8 ?: Z! A
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><+ W9 d( x2 `6 G; `2 [
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
1 o* P/ Z, D: K+ H5 Q! A9 N所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。. c! l8 V) s7 Z+ P2 G
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....
8 H5 n# O! b/ ]至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!: z1 Y2 E0 s8 i$ W, [3 m
訊息:the file is binary,LVS can not perfrom iteration
4 v# @, x: e1 |) X) u. c& P-----------------------
0 j# D% ~0 ]6 M: N! M# [. w不懂為何說我檔案是2進制檔不能重覆執行.....6 Q3 Y3 n- }+ E) j. Z
我在LVS Setup 設定畫面中( ~* V! h8 h6 o+ B4 B" Q
layout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
) A; W8 E6 n. d4 ]
) d1 m& x' X( [& hschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)( Z7 ^! I! L3 v) {! D

6 v' u+ `2 W& P1 {) h  |3 b7 Ooutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
1 {, c2 o( a+ X. _( N5 z----------------------------------------! F, p6 x. o- ?6 e+ _
然後跑LVS 則出現如此錯誤訊息  不知為何?- R. f1 K: b' i3 m* B
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!1 Q7 a+ w! U/ R! M
所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^3 o# d! F) i; @3 b9 j6 d1 n
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...- d6 ^( F1 M& z+ ]$ O9 J

! [( b; B0 D9 p9 Y[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!
* ~9 [# v8 {: \# d9 Z: U我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
% t! F3 s' E0 _        L-EDIT轉出的檔名為inv.spc ;  小寫檔名
  N7 @* `/ a( m8 Y2 I- X* n2個檔案存放位置在LVS資料夾下;  z, q" Q  @6 g0 |
INV.sp   netlist及我加入的command如下:-----------------------------------------------------2 V* b5 U3 w8 N  V+ l6 k
* SPICE netlist written by S-Edit Win32 7.03
- \5 `2 F8 b1 j! }4 X# Q+ S* Written on Sep 29, 2007 at 22:01:15
. \* ~/ {$ `) G, N# T* X  x0 C
  m6 M, d* m! D* Waveform probing commands
! c$ {6 S9 V7 ?1 L/ f+ F.probe
" n1 @" ~) |; W- x3 P# P. @.probe noise dn(*,TOT)
+ K. Z$ N* f( z7 [5 |' u! @; Z.acmodel {*}- w/ I* J8 H$ Y( {
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
% z, ^: g7 ]0 ], m6 h1 {8 W* z5 X9 a+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
/ h4 i. i" t* K+ probetopmodule="INV"
4 [% f1 A- x! J2 ?8 {: A.include 'ml2_125.md'
" T. U1 \* o4 [  m# T5 o, a4 w, i' g
* Main circuit: INV# |& }8 u: U- g" r- g$ L8 b
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u & r. F9 `' Y6 }: j/ N' M0 d7 t0 d
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u! {/ W+ Q; n- J
* End of main circuit: INV' a' u5 A; Z& G1 @0 V- L7 q
----------------------------------------------  Q1 c) M- P9 F5 q( ?6 Y; z
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
5 {, ?3 p$ I. q0 G8 b8 \! v; M* f4 x8 V
inv.spc  netlist及所加入的command如下:------------------------------------------------
3 K7 b2 K1 Y' I0 g  h1 I! I) E* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;8 c- y" ~) D6 m' p* A. h
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb
) ?+ c# ]: J0 K1 G. i* Cell:  inv        Version 1.15
) d. d; Z+ O& N, D: @) D% j! ?* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
4 f9 h0 r) o1 T. O9 b. m* Z! }* Extract Date and Time:  09/29/2007 - 21:597 T3 Q3 k$ N% `6 {
* A% @! `- T% `/ H9 C) l( f4 q
* Warning:  Layers with Unassigned AREA Capacitance.
" ?, X5 [9 D* ?' o7 ]+ I1 x*   < Base Resistor ID>
: P) d- d7 l8 [' z2 c0 c. e. }*   < Diff Resistor ID>
0 K- }) d( |8 `. d' y*   <N Diff Resistor ID>
  t0 c- @# b9 B% i. I# Y- G*   <oly2 Resistor ID>
' X, `5 Z! z$ R; s4 t- a6 B1 O*   <oly Resistor ID>
. Q1 `+ p% {' q2 v*   <MOS Capacitor ID>3 I) Z  w8 U) \" s4 L
*   <NMOS Capacitor ID>& U# C. K8 Y6 u! y
*   <N Well Resistor ID>
. O/ W. R% S7 ]) e3 L; D* Warning:  Layers with Unassigned FRINGE Capacitance.
& I* a! D% l5 b. o*   < Base Resistor ID>' x* ]" `7 }! u1 }  w6 O
*   < Diff Resistor ID>
4 O3 m/ W" H- u: J, M*   <N Diff Resistor ID>& q; F2 {; e6 E' n/ J
*   <oly2 Resistor ID>- d3 x0 l# F( [6 n% S* j3 p) E
*   <oly Resistor ID>
+ K; e; e# K7 e" N4 ]; J7 ^8 R' x*   <MOS Capacitor ID>
$ D4 @( Q; G8 @  w# U$ t: ^*   <NMOS Capacitor ID>' Q4 t3 d* C- e, w$ m# @- \0 J
*   <oly1-Poly2 Capacitor ID>
7 b  K/ A- X% _& j0 z% J' q! ?*   <ad Comment>
& U8 Y7 y% c- ]6 q4 L3 Q*   <N Well Resistor ID>7 Q: d1 S* _, X: D
* Warning:  Layers with Zero Resistance.
% W- d! C5 K7 \# i*   < Base Resistor ID>
$ g  y2 \) h# m*   <MOS Capacitor ID>
1 \# E1 Q7 n0 C5 B& Q*   <NMOS Capacitor ID>; P0 F, o+ F4 n7 i, ]0 ^- S9 B
*   <oly1-Poly2 Capacitor ID>* e7 J- U- Y4 R  @! ~# L$ L( a: t
*   <ad Comment>6 g2 J0 v! b/ ]
: Y5 x; j; o; t7 H( t) `+ ]" j
* NODE NAME ALIASES$ s/ G5 M9 k" Q3 o0 ]# \/ w
*       1 = A (4.5,-6)7 }% w4 H' ~6 ^, z+ k
*       2 = Y (17,-5.5)
+ v+ X" q! I% l# W! b*       3 = GND (21,-23.5)
, h# }0 b; _  ^*       4 = VDD (21,17)  Z% l. x2 B9 d9 ?! H% E# }
% b5 D% y. `; i3 [4 T7 G. h. Q
.include 'ml2_125.md'
; M% W. q$ V4 T; w+ h2 lM1 Y A VDD VDD PMOS L=2u W=9u
+ R! Z# S) ?" T, f" w# r# P# J6 _8 @* M1 DRAIN GATE SOURCE BULK (14 1 16 10) 4 n" W' N8 l0 B$ a
M2 Y A GND GND NMOS L=2u W=5u 8 }" J; U- o# k# F( S
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9) - F' n2 `5 T3 A! V/ M9 S

( T. _9 v2 {, u+ s* Total Nodes: 40 g: P' P* H" k
* Total Elements: 2
' E. Z; u% ]; ?3 S* Y- f' n9 r0 Z* Total Number of Shorted Elements not written to the SPICE file: 0% l7 ]$ ?) V( L# J6 P
* Extract Elapsed Time: 0 seconds
, t5 S: H- u; \4 a5 m0 H4 ]6 x/ H.END& x. T1 h) A! }8 e
----------------------------------------------: P: L( j6 z8 u+ z9 i
我也只加入.include 'ml2_125.md'  這行命令而已
4 T9 @; g& _" H' m2 u1 W- b' O9 |0 B* u) P! e* ~0 A
8 D" I5 r7 \- ~9 b3 v/ ^- R+ U$ B4 R
麻煩大大有空時 看一下唷   ,在此先謝謝您^^
) D, {+ g% m; \& V0 `6 U6 A, h9 f: D3 z3 {
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
- p9 z) k+ L- l1 T* Main circuit: INV% n2 W. F/ O4 U$ B. P2 v
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
! h0 C8 v* s5 \/ IM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u2 d! a3 t' g4 q  r! D* R' S3 g" n7 X4 W
* End of main circuit: INV* l9 v1 C4 T2 L- j( t; r
+ P3 D. U8 }# o' x
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
9 T" r' j5 _: C( T6 \您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
5 }$ n9 R  w2 W1 U, K$ i+ |6 M我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:
1 O; p$ v9 X3 C$ V, n- g
% @# |1 m& u% j) [開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc% F" S( {( b4 ?) c
                                                               schematic netlist選項  選擇INV.sp
, {1 u1 w! b, N# G7 ~8 B" r                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路
$ K7 y. L3 F9 X( ?/ v" O8 J                                                                                                                          徑與檔名     .out7 ~2 x: E9 g1 I2 R
  D, Z3 m( j; o( Z6 |2 P9 a& T# g8 ~
                                            overwrite  existing  output   files 也打勾( Q% u1 K& j  C& {
最後直接執行F5 來RUN  
" L( O% Y! Y& z( I4 j; n- M0 [+ W& P; K
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
( I8 T- S& L0 I! v  a* Main circuit: INV# A4 J3 z$ y, W$ S! I
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
) @  V2 ~9 w$ }; h6 wM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u$ o9 q: s: f) u/ c# T
* End of main circuit: INV
2 \2 U: l% ?+ T6 ~+ @  q4 |8 g  n( v8 R4 H5 n7 B5 ~/ D
layout刪除1 T  t! b0 T& N: _( G. O; A; F
.include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式# C, K% d6 _: m/ Q" z6 ~8 P- ?
目前還不知道要怎麼用
1 Y% }' X% g- j. V希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^$ `3 l( R$ P" ^7 d# L1 g2 B0 L
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
% o5 s: H: B9 Z) `# o小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!6 D* |) y4 u$ X8 t

) C  e1 g- \, w  F  ]學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
9 [, z  Q3 u9 f% g5 X! p1 P7 `9 _因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
# T, T  c# F( @$ W, B/ w1 V# V) A4 r( s" u" T0 ?
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^( q" ?3 F+ s5 v
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ></ h# U  {* f5 d2 A6 }
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
8 w& O3 c4 q7 c# f2 o
* }% s" {9 @3 c3 HCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
. e8 n& Z) F( W) B/ b/ U- V' i* q: H; S) B1 }
謝謝各位學長們的資料了
9 o' q  w! T  `- c% N6 Y" s) t3 L/ T" w
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大9 j. K: P6 i, I& s, D
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
/ _$ V" k" T& n3 {1 t8 r: o- gcould not run simulation.$ |; F0 ~! }5 W* k  }" G- S, P0 `0 h- V
please check your  dependencies.
3 A! s7 G1 W/ N% R! d3 i然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
; R. i/ b% T) G  ^7 Pqueued 的狀態。
% }8 U; y( i9 b1 O不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息) @3 a3 z8 ]! b$ O- t$ D
# c3 O) Y6 c) Y8 }& t5 Y6 U
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!4 j1 M& F) N3 q; C+ }
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
2 I* H$ H" B3 H5 S* M; E但小妹下指令如下:
5 D' v/ o3 o8 S  Z- j.power  vdd 0ns  100ns
# j# `/ Z9 D2 X: D# W$ ^跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
  T0 q# O: _) G8 \: v麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
/ m' L$ p- D2 ?$ B! h: k" X
6 i' H8 f3 P, o  J' M: Q8 \5 h' Cvdd需和電路中之電源名稱相同
6 s9 F2 r) g2 K/ N2 h3 I* Q% F: \1 K7 {9 r; f
電源一般就如上列所是就可以了
5 ]( X8 e# C- H
8 D" J( g4 a5 M( |# t[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^% D) D: G" v4 ^1 s0 B1 D$ @9 v
不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? ; y. ]9 P- \( M  @# R
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
% M  R. ~6 ]4 S* u7 T  t圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
, h2 ]6 |5 Y! K* ?, b$ B* E- @謝謝m851055的協助^^+ i* C, U. f: q' ~* H% b: l
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!0 t6 Q* N% v- W5 Z
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
3 ~" W* {9 Y+ K/ V" [# S* F5 V. Z

/ `2 d& d/ Q% d- d' D4 R5 Z應該是Cadence 以及Laker等大軟體* E& A9 @. X: Q! o
一般人無法取得個人的license吧XDDD) B2 u3 R; M0 L' ?: S* P* ^$ h
也就少人寫了
: P8 k# k( ?6 v2 M. \而學校自己都會有人在training,所以囉~
4 E- V" z$ s! q% i) k書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-19 06:48 AM , Processed in 0.186011 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表