Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^6 g4 J9 p; s  I
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><4 ?8 S" ^7 J9 U" L5 w  q
另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。1 n" _% ]' T7 x5 S  e$ d" ?
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。7 V7 b% K. l0 e
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....' u0 C4 Q" K& Q. ^$ M
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!: r0 o7 A8 Z4 ]. _3 K
訊息:the file is binary,LVS can not perfrom iteration
' w5 J9 ^) o; y0 l! [-----------------------
! l9 ^! v+ B, P* v- I: B0 g不懂為何說我檔案是2進制檔不能重覆執行....." A! Y1 f& i8 M: M4 e- V
我在LVS Setup 設定畫面中
2 K. `& _' @' U% Tlayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)5 w6 g, E+ T- I1 z9 I- C: l

. ^! m! d3 o: ~! ]" d6 @. Dschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)) P$ k- y5 D8 F3 ^" W

8 v, z0 a) N$ ~% z+ x8 c3 xoutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
  g$ \! N) D1 d/ J7 j- `) x----------------------------------------* A' _% n9 }; g: r5 n6 {$ `3 T
然後跑LVS 則出現如此錯誤訊息  不知為何?
$ k* [. X  W' |' C! f! {3 \/ `/ s我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
  F. U6 ]. E+ G5 l; w6 ^所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^3 o  b$ Z' K$ k# N
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...! H' H( l" i) \  n
+ S$ u6 c$ N5 d/ b$ ~* Q
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!; \' g, n. {* p$ v: H
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
) U* v& n" n7 ~9 g        L-EDIT轉出的檔名為inv.spc ;  小寫檔名' ~3 O! Y0 {% Z5 q
2個檔案存放位置在LVS資料夾下;
$ c4 S+ m" V% j( s' @* z) G# jINV.sp   netlist及我加入的command如下:-----------------------------------------------------
1 |8 Y1 L2 r  F7 A- N! ?& i* SPICE netlist written by S-Edit Win32 7.03  ]" q* I+ ]9 @% |# F
* Written on Sep 29, 2007 at 22:01:156 q' ^( L9 C7 ^4 |
5 R& K% e4 a! R
* Waveform probing commands( P, e" X8 A/ {# a# ^% Z9 K3 A
.probe
# D* @( G! W& ?5 }2 }0 }5 w.probe noise dn(*,TOT)
$ G% s( k( C- l* g7 Y9 |; I.acmodel {*}
9 d" I. C0 Z1 \( w.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"! ~$ G6 b4 E7 E' u, g
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
1 g( |$ ?& @% j0 I! C7 r% A+ probetopmodule="INV"
( N! p" `: I  v2 b: R' ]1 K.include 'ml2_125.md'# a; ~5 s" y5 e" Y; K

6 S: S+ [7 ]/ r& N1 H, F3 y* Main circuit: INV
0 C3 J# ]: \% N- |& i8 e7 ~% pM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
* ^2 P/ n1 l; S0 L) V) _9 m$ _0 d9 pM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u$ M4 Y  f4 E4 w8 ?2 S# N
* End of main circuit: INV
- G9 ~" h" M5 h* Q+ a7 R! ]----------------------------------------------! R- Z& A: {' B$ U6 y
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
% {+ d, S$ q6 z' X, I- h) ]5 [# n' t: Y5 c% t' s4 H$ h0 Q
inv.spc  netlist及所加入的command如下:------------------------------------------------
7 d1 {; g  ]2 c! K8 J* {* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
% u0 `: w0 [* k- g. x9 q* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb- V+ T# i) V# d' ]: q% x
* Cell:  inv        Version 1.15
6 f" Z5 f* i. g; R) O1 F" [+ D% G* Extract Definition File:  ..\Samples\SPR\example1\lights.ext
6 N1 |! n6 }, A( G( Z( R* Extract Date and Time:  09/29/2007 - 21:59$ K* Q9 e: }$ O

4 a- n- x$ @" i9 \. ]. x" k  ^* Warning:  Layers with Unassigned AREA Capacitance.8 I" ^' |0 v# m6 g0 p5 E
*   < Base Resistor ID>
6 }. j. V6 O3 E! ]- p% g& c- D! T*   < Diff Resistor ID>
  H' r+ H# k, j) J2 i*   <N Diff Resistor ID>/ E7 u( r- E  S: J, @/ O2 i) [
*   <oly2 Resistor ID>4 B6 R: b# t+ n& q# h
*   <oly Resistor ID>
2 Z5 e+ @6 W$ h% U8 \4 g*   <MOS Capacitor ID>
3 g! H$ ~/ A. v/ b# D*   <NMOS Capacitor ID>' a" J; l* Y: J* `
*   <N Well Resistor ID>
) S2 e: g3 W  |) Q* Warning:  Layers with Unassigned FRINGE Capacitance.' A+ K- p  r  K  l
*   < Base Resistor ID>
' A' R0 G/ n, d1 A*   < Diff Resistor ID>
% h, O: H1 Y$ O" m$ V2 y*   <N Diff Resistor ID>
2 g' N5 d  c! U2 J' N. b*   <oly2 Resistor ID>
8 l: S5 m+ b' n5 A*   <oly Resistor ID>
/ ^1 g* H8 O$ O1 A: b*   <MOS Capacitor ID>
, _0 X, A, o+ S# B8 V- X8 B*   <NMOS Capacitor ID>
6 M4 x. ~3 q' O7 R1 _$ E! o*   <oly1-Poly2 Capacitor ID>
4 G+ Y; b4 ]6 \*   <ad Comment>
  b" n9 K2 a+ C( ?*   <N Well Resistor ID>
& G! k* p: W* c  t- I, p+ P* Warning:  Layers with Zero Resistance.
0 j! q. r1 k" |$ B5 n2 _  W, }' g*   < Base Resistor ID>
: G- m0 ^% ^1 j) R- k*   <MOS Capacitor ID>
; s& t9 J0 r2 s. R*   <NMOS Capacitor ID>! k7 G+ ]# A9 w0 x
*   <oly1-Poly2 Capacitor ID>
! j/ p, ]7 f6 S& Z+ l! b" S) r5 _*   <ad Comment># a$ E$ z! C' m

! R' e8 J4 }# J! E: D! K* NODE NAME ALIASES
( a' t/ {  Q+ R/ S# q$ N: m*       1 = A (4.5,-6)
6 y4 i, v+ e2 f: F# D*       2 = Y (17,-5.5)
  `, Y, R# e% v5 j7 }+ d1 L( Z& N- Q*       3 = GND (21,-23.5)" m( G' d" f3 |2 G! U8 n! `5 h; b
*       4 = VDD (21,17)
7 E( m! |9 i! x# h. X% P% W/ X1 x* x/ R9 G" a4 ]- M
.include 'ml2_125.md'
' [% @/ Y8 ~- @; Q2 H4 P  U* oM1 Y A VDD VDD PMOS L=2u W=9u
3 s8 [. x& G8 A3 g5 x  ^* M1 DRAIN GATE SOURCE BULK (14 1 16 10) + O( z+ e% ]6 q# V9 [1 Z
M2 Y A GND GND NMOS L=2u W=5u
9 H1 r8 g' ]+ e6 ^) ^1 B" |1 F* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
+ J9 ]% ?1 ^6 O' Z+ ~* N) B) Y- ~+ `
* Total Nodes: 42 \" f: M. Y. V6 p) ^  q9 a
* Total Elements: 2
# k/ L3 c& y; j9 Z  I3 f* Total Number of Shorted Elements not written to the SPICE file: 0
8 _; Q* ^& u& D5 [8 }- M5 o: W6 K* Extract Elapsed Time: 0 seconds9 h( ~+ C3 v  d
.END
0 g, a; Z( R1 n4 ]9 _- |1 E" r----------------------------------------------
% l+ D2 R% @2 `( t3 ?# R0 J我也只加入.include 'ml2_125.md'  這行命令而已
- {4 h' i8 R! l- y; _. G5 t# Q) Y9 ]% C9 F6 K9 i
1 S$ \1 t! M3 E
麻煩大大有空時 看一下唷   ,在此先謝謝您^^1 o9 Y" j3 J. O0 z) h; M6 A/ v
" o+ B7 Y8 P* E. L* N! v
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for ( b: N/ t, k) `% ]5 \6 \( y
* Main circuit: INV
: R4 D# U5 W4 |- h3 I( n0 fM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u " s" E5 o! t9 i- _
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
* d- P( N3 t( N" g: [) l; g3 X  Z! v* End of main circuit: INV7 o* J, N5 i+ z( F& c. O9 V

% G% `, ?  W5 Q* i: k" W! Llayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
7 B' P# M" E3 S% D* C您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
+ e8 o1 ~  H0 f9 i* k1 Y' [6 h我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:, i1 S6 o: e/ W* s& {) v

7 q  ?% M0 M& l6 j3 H1 M' e開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc( j9 _" }7 X0 `
                                                               schematic netlist選項  選擇INV.sp% i4 P$ R' T0 L' U
                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路2 A4 ^9 r8 K* @  x9 B1 r, G  e
                                                                                                                          徑與檔名     .out
3 @: a$ U# d) |' b. G; Q& J4 a1 Z7 _: a, W
                                            overwrite  existing  output   files 也打勾
6 [+ u- B+ l7 i& J4 @# N最後直接執行F5 來RUN  * D4 v5 p3 _: w. V- `* n
1 L  h! Z+ u, y8 o
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
/ D. V' E5 ?+ m( B: W( ]( X- z* Main circuit: INV$ v; H6 [! c# y4 y. \3 m
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
) G# `$ X5 C; T" \M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
. K9 C6 K% i2 x- G4 f$ x* x' E$ D3 r* End of main circuit: INV
$ w$ `/ O# S3 B7 n5 N
4 B& A1 `' H" ]- v+ ?, Xlayout刪除
! R) Y, g8 a+ E" I .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
" W4 U6 {( L( a" y( |7 Q0 m0 U目前還不知道要怎麼用) |* B7 I# ]) e/ v. H7 E/ P
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
* g- X/ \! Q1 n  x4 T+ q8 e7 ?! T) D小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!) x4 S  t3 q# ^: B; ^( \2 B4 Y. c
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
4 x7 d' r2 t% |1 y
. f- C9 a' h7 ~; ]學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
9 |# ^6 ^/ l, Z; a! X因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
3 x' L9 J! U2 H$ I: e  k
5 b) S1 R0 R9 d( Y6 K小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^, k6 {% Z8 B7 @& q) u. j
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><
+ \. Z" y/ z/ |大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,4 J4 ^1 f/ [4 B* r

* _4 q" Y2 F; X& ?) oCIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
' X% \* ?" b; F' M/ J/ a2 h" ?' w
謝謝各位學長們的資料了% D5 t6 W# Q7 }. A4 ]+ j+ o
: o. L/ t! u' {
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
3 |/ E( B. Y9 P5 D6 w請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
4 E6 L' f, l; w" Q' d+ A' gcould not run simulation.5 O- D2 u1 k  b: z0 _
please check your  dependencies.: I6 y! M3 f* X2 N/ N6 U, \
然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
5 \: \$ o; }; Q. t7 Kqueued 的狀態。
- }4 |- U5 h; j2 }3 v不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息+ \6 l0 [8 o/ \+ C) h$ L! y2 ]( _
" J3 G0 P6 W+ H9 |! _
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!" W- ?, X( m; J4 N4 R
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
1 n# [$ G' ?; z0 B- U但小妹下指令如下:
( I4 O( z( m7 p1 u' _' a.power  vdd 0ns  100ns3 P' S5 M; t2 O" G' W/ H/ J% c
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
% Q$ _; A8 z- h8 e8 q- r麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0" Y+ `9 J$ _+ k: Q) P$ A- p, j

; u7 @: Z5 @! G; {3 ~vdd需和電路中之電源名稱相同6 {! ?; h  X6 b1 p
! B$ i6 C& }2 @* ^" n" I
電源一般就如上列所是就可以了. I9 }* Y. \1 w) J7 n
- \0 w4 U1 `- I( ~4 H* {5 w
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^# H6 G7 l+ u  L5 C: p3 n
不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
( y8 }" v! z- C如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…% l5 J8 b( S4 _' ~3 [9 S) |
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
' A5 v/ E/ d9 q5 G謝謝m851055的協助^^
1 b% J  u0 @: a3 a2 y& ^/ m小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!/ \) W  @9 J' j0 l9 W* p! A7 u" w
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
  S! N  \; q: A0 k; N1 @1 R( Z
( L% F; Z& A" ~. L" ~
應該是Cadence 以及Laker等大軟體# `! W! G/ h1 @* D& s
一般人無法取得個人的license吧XDDD
4 g/ M) s5 }+ @3 N0 r: S7 S也就少人寫了
+ [7 [* C& Z. D& a而學校自己都會有人在training,所以囉~
8 `! Y7 ]( o8 U書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:36 AM , Processed in 0.203012 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表