設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › PLL output頻率如何才算settle?

12 / 2 頁

發新帖

樓主: jackrabbit

上一主題

下一主題

[問題求助] PLL output頻率如何才算settle?

21^#

發表於 2010-1-25 17:24:31 | 只看該作者

看了很多人說的經驗，讓我受益良多了

回復支持反對

使用道具舉報

22^#

發表於 2010-1-25 19:33:49 | 只看該作者

如何才算settle了呢~沒錯就是看應用規定是多少
為什麼會有ripple產生在控制電壓上呢
我覺得moneybad的解釋有道理~

回復支持反對

使用道具舉報

23^#

發表於 2010-1-27 13:31:58 | 只看該作者

很有用的討論 ~ 又讓小弟我學了一些 ~

回復支持反對

使用道具舉報

12 / 2 頁

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-25 11:26 PM , Processed in 0.148009 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表