請問ic design及layout的分類有那些

yytseng

full custom layout 在於熟練+經驗
: A0 A/ g1 h3 j挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西
" m$ O7 }4 W7 J  J! ^! b: k7 O在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了
# G# o# M; w1 e不過好在轉到 45nm 的 analog layout 在台灣還很早
9 K4 d9 b# F# I
1 g) r8 n: s4 e1 {  j: udigital layout, APR 在於觀念+解問題
. |! h" U- ^  T  [! e1 D6 A挑戰是現在缺乏完整的教育訓練,以及完善的tool
2 E- o5 W( n' n. p( q' s有幾間台灣的公司已經轉到 tsmc65 對於這段期間做 APR的人會很痛苦
* U- D* y! p% O* Z( n- v
如果自己學習能力不是很好,眼睛手腳還ok的話,選 analog layout 比較好
) `' a8 ?. P3 h  `做 APR 不是操作tool 那麼簡單的,舉例來說,我用過的tools你可以數看看有幾種
9 I& S7 D6 ~$ k# i9 edesign compiler, physical compiler, astro, ic compiler, tetramax, vcs, rtl compiler, encounter test, soc encounter, conformal, virtuoso, ncverilog, ic61, laker, verdi, blastfusion, fastscan, calibre, primetime, cts, apache, celtic, fire&ice, starrc
1 h* ~' w# ^  X( t3 O: ?! B! d: m
, k' N; e. p0 h( v+ J' _7 _1 S  [光是manual 和教材,可以堆的比人還高了....

yytseng

另外回覆發問者
! w! W, ~* r2 K) Y laker 和 ic61 中的 APR 功能
只提供 digital cell counts < 10K
而且 缺乏timing constraints
, n2 e4 Z% C. Z9 ^4 U- t
  Y; l* B! _: [( c  f 因為它內部的 router 是 shape based, 要處理 APR 動輒 million cells 的情況目前機器能力是沒有辦法的
而且...65nm的 rule 還沒 support

wxyz666

原帖由 ianme 於 2007-6-22 11:21 PM 發表
0 r+ I5 P' E4 a7 ~, K' b5 ]像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。

她指的是IC的LAYOUT喔，不是IC的DESIGN，Analog和RF要互跳也不是一件容易的事

2 @4 Y1 _9 c. f; t+ D# d% g+ [還是高速的數位IC還是會走　FullCustom 流程

HZ徐

聽一聽各位的意見之後, 覺得受益良多之外,另外有一些感想,我覺得教育下一代的教授與老師要負起一些承先啟後的責任,並要積極的成為業界與學術界橋樑的工作,不然在學校的學生們或是即將畢業的準工作者,對於整個業界與工作環境生態與使用工具只知其一不知其二,便會造成很多學生根本摸不清楚自己到底在學什麼,或是學了這個要做什麼用? 基本上發問者的疑慮很多是老師必須解釋的,而不是回答不清楚或是自己問,當然培養學生找答案是很重要的!但是完全不會帶領方向的老師也是很糟糕的! 台灣的教育與師資淘汰制度需要更嚴謹執行才行,不然誤人子弟可是會拖垮這個領域的人力資源的!  以上 請指教! thanks.

semico_ljj

"做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。"有理！

semico_ljj

“挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西
2 S8 w& w4 Z3 Y4 U; \9 [在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了
不過好在轉到 45nm 的 analog layout 在台灣還很早
. E* h. p2 F* \”45nm真的有这么恐怖？