|
|
回復 #17 happpyend 的帖子
. ?, y$ c3 p9 `; q+ a0 ~(1)
% b0 h" n8 _3 ~ERROR: Error in board description file (step device/TAP)
! U: |- v! A6 W1 d* \: L( {& s m
' S1 }4 o* k; D6 l+ ?" x指你的board file .brd寫錯了, 無法對映到硬體實際JTAG scan chain架構+ k- j4 E* M1 T) y5 c% i' K
+ b [: O0 J* |( V' b( o0 n(2)
5 f6 A& ~& E/ i [$ W利用procards utility燒image到JATG與memory mapping無關
0 n6 T8 c' k1 q0 w" R
/ E1 I) m7 u8 I& R: F9 W(3)
6 a# h. B( w0 R, I% g' c4.3 Configuring the FPGA from flash的資料是利用switch S2來決定兩件事* A& v7 C. m4 `: @
a. boot時FPGA從PROM中load那一塊image
% c! `! B3 y5 F/ I2 w- lb. FPGA在memory中的address配置8 u, j+ m& n! M9 H
7 r) H0 Y) Z2 A( r: ?) n9 t(4)/ k- S9 c$ N7 m3 Q+ M( l% p3 q
Step3TAP = 後面填的是這個scan chain中, 現在所看的device所對應的TAP controller編號' Y/ O2 R( X- b" X
Procards utility的pdf多kk就懂了
9 ?4 }& h; S2 [ ]+ Y' O0 v, e( r. o z: X0 T
(5) FPGA start clock設定是利用ISE在implement出FPGA image的一項設定, default是cclk
/ e& a4 x4 K- U; B& S% J當你產生的image是要直接寫進FPGA中的configuration sram中的話, 設為JTAG, 因為現在是透過multi-ice/realview-ice的JTAG clock作為寫入動作的clock參考.3 [2 E6 B4 m+ v
當你產生的image是先寫到PROM中, 在開機時才由FPGA去PROM中抓時, 設為CCLK, 因為這時從PROM8 x) h3 H% J' }0 i$ r: a/ n* e
中抓, 不論是Master serial或Slave serial機制, 都會用系統中的clock作寫入的依據( H& C, H5 q2 F% t* F" G
% X9 O6 J4 q8 r7 C$ ^/ }$ M1 t
(6)
; |1 i j+ r+ o& M$ a你的癥結點在於brd file寫錯了, 另外, 有些基本功看來欠缺的有點嚴重, 建議你基本功先練好.$ w7 s# x7 N0 s7 V9 W3 B8 Q
% Q& [7 k' u/ a' D" D% H6 |: _+ N- Aboard file的寫法去找有到cic上過MP-SoC Prototyping and Verification的同學借講義看, 裡面有寫到 |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-22 14:39:37
顯身卡
樓主
發表於 2007-5-22 19:05:00
