Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
12
返回列表 發新帖
樓主: minzyyl
打印 上一主題 下一主題

[問題求助] 關於amp的match問題

[複製鏈接]
21#
 樓主| 發表於 2009-7-19 08:30:50 | 只看該作者
原帖由 erwbeflkw 於 2009-7-18 08:06 PM 發表 & V  F2 U! U& R- p) J/ ]& R
方案一:$ u3 J# p$ [" v0 k
  AB     AB
0 s/ f9 Z' Q- h9 E        x
& o; o" ?! J% {/ R  S& A8 \( M- ?2 p  BA     BA  兩個兩個相互共用應該也算common-central  t5 I6 y" J+ z6 B2 k/ ^5 g

0 v# T' d7 b. {. L# `如果不共用
. N5 u% y0 {/ {6 i0 [0 M" ` A      B          A      B
. D) n3 s4 \1 i0 y, \  B) L        x        X         x" A6 l* ^$ D1 D7 F4 U
 B      A          B      A   3 u1 k6 e( y9 r' M7 v1 {! Q) b
   ...

. b% `5 `& ^  W, F5 p+ Q: r. N9 B0 R! q
方案一勉強算CC,兩兩共用但中間不共用,可能不是很match,其他基本上同意.8 H6 ?6 g, y' I7 R7 e2 \

( L& H) z! U! }# X2 |第二种如果不共用,感覺就對稱電流方向考慮應該是最好的,感覺不理想的就是如果電路比較在乎計生電容,也就是說RD比較在乎速度,就不是最佳的了吧? 不知道分析的對不對
22#
發表於 2009-7-19 13:56:53 | 只看該作者
If you are very care match and the current ,I suggest you use the two, because its match very good than the others, about the current's orientation , you don't share the S/D can be OK.
23#
發表於 2009-7-24 08:25:44 | 只看該作者

整体间的电流方向是一致的。。。。。。

但是把A,B看成一个整体时,整体间的电流方向是一致的。。。。。。
24#
發表於 2009-7-30 15:12:14 | 只看該作者
以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.6 U- D" I. w! q* a5 N
RD聽到這個理由一般都會接受.畢竟省面積到處都可能作的到,唯有輸入級的面積是省不了的!!(當然先決條件是RD能認同)
25#
發表於 2009-7-30 17:38:52 | 只看該作者
原帖由 nebula0911 於 2009-7-30 03:12 PM 發表
1 e* t% ~4 {& i以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.; l( h2 H) o/ a! V, W6 H9 |0 P7 d
RD聽到這個理由一般都會接受.畢竟省 ...
, J8 n9 c1 ?- u1 z
8 t! U1 f  P; L# P* C+ h% ?
+1
* ~/ t6 Z* R4 e! h3 X" K' {" Y8 q) z, \$ r
輸入級的match是最重要的, 他會影響許多性能優劣
26#
發表於 2009-8-2 20:51:06 | 只看該作者
当然第2种啊
  m9 I8 K/ }! ^+ ]6 [4 N1  面积小
$ B+ D3 \  O: N$ r2 drain 面积最小, 与sub 的电容小4 k: U. k9 h# X1 \5 U; I
3 符合common central  ( |& C6 P$ l: v* T
& b2 e- S; D' X$ f# G
类比电路的mos  match, 最关键是gate基本一致, 这样vt的偏差最小啊,  就算电流方向不一致, 如果有个偏差的话, 那a和b 也是一起偏差的。
27#
發表於 2010-3-18 13:15:57 | 只看該作者
8 d  Q9 d8 v8 q+ I9 @$ U  C9 Z2 T* [

0 W  K5 J8 v* Y, ]3 w5 ^$ q0 x0 ~/ t" P) w( y
; s/ Q; C4 ^  T- ]0 ?+ p- {  f) q
28#
發表於 2010-3-19 17:10:50 | 只看該作者
請問各位前輩1 E, B9 w- O9 K; k
  v; {, x- e7 q% I
ABBA       ABBA
7 J9 s; ~! e- k' v# wBAAB  和  ABBA: T4 R5 O8 i) A( M
4 p0 G0 e0 y9 E: W5 s2 g8 k
這兩種又有什麼差異??
29#
發表於 2010-8-11 21:59:41 | 只看該作者
第二种较好吧!. C/ d5 m9 ?! J, o3 _2 e1 r# r
看你的管子个数而定
30#
發表於 2010-8-24 11:16:05 | 只看該作者
we use 3rd method $ B' n3 w: @3 y
and work well sfdr & snd ok!
31#
發表於 2010-9-27 10:47:19 | 只看該作者
回復 1# minzyyl ! F9 ~' O' t+ _
- Z- k4 p& P. r, O4 T; l
* ?. K# w+ e" D% I: ^- d- w1 L; d+ N, g
    我都用第2種方式~common-centroid2 x% q! L) B5 O  a1 i# G2 W( L9 |8 Y+ [
    省面積~而且特性較好~7 P: [+ m- \1 P* v
    mosㄉ條件一樣~
32#
發表於 2011-6-16 11:48:51 | 只看該作者
梯度效應考量、ID電流考量。
33#
發表於 2011-6-22 11:49:35 | 只看該作者
回復 20# minzyyl
0 g) c1 G4 l! P
8 G' K3 {# N2 b3 M我也想知道不共用的理由是什麼?
3 i" t1 w2 l- c
34#
發表於 2011-7-13 11:53:09 | 只看該作者
看元件的剖面圖,能夠共用的是s端或是d端,不同製程之元件能夠共用的點不同,rule與rule的規則。就彼此卡死,AA一定會分段。
35#
 樓主| 發表於 2011-7-13 22:13:17 | 只看該作者
前年發的帖子竟然還在。。。
5 ^) H* O) {% K# z* O% @5 K' T" A' C% W
現在的認識又多了點。這個例子,應該把STI和WPE算上去,那麼答案就比較明顯了。
36#
發表於 2011-7-28 12:38:37 | 只看該作者
要看元件的製程,元件之端點是否能夠共用,目前遇到的元件是nmos元件都只能是獨立元件,能排的只是二維格式,因bulk是共用的,s與d共用的機會根本是不可能的
- w( S# e, G& [; _8 P  p
. H4 y: M5 u6 f5 x' N4 E2 E依照我這個例子,我會說,看元件製程而定。9 x6 t* M/ Q5 G  S
事情並沒有絕對,只有合理性," K, o% g; N& a6 E" a6 G
rd與layout的考慮立場並不相同,唯一能夠說明的只有雙方的溝通了解。而非傾向單一方的說法。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-10-1 09:04 AM , Processed in 0.206012 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表