設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › N+/P+ poly gate
返回列表 發新帖
查看: 3382|回復: 0
打印 上一主題 下一主題

[問題求助] N+/P+ poly gate

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-2 13:47:57 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
有誰知道design rule中 Frond-End Features部分所提到的) s& j& o' x1 m" K+ a9 c1 g2 `: G" U
N+/P+ poly gate
* a8 n2 A; W, \8 s. E# aAllows symmetrical design of NMOS and PMOS devices. z& m. Y7 D& W& F

% v2 D  a  N. E5 }那是什麼意思，請不要告訴我英文翻成中文的意思1 p3 u0 Y! S. t# k" g# V$ X
我想討論他的真正涵義
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-17 04:06 PM , Processed in 0.113515 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表