英特爾於國際電子元件會議公布包括第二代HIGH-K /金屬閘極相關技術細節 ! q3 n% q3 i) R5 h
; d; M0 P6 @& }9 I- y/ T英特爾預計本週在美國舊金山舉行的國際電子元件會議 (International Electron Devices Meeting, IEDM)中,進行簡報說明32nm 製程技術細節,顯示該公司將依計畫於2009年第四季運用這項新世代製程技術投產,以推出更大能源效率、更高密度、效能更強的電晶體。英特爾將於該會議上提出七份簡報,分別摘要如下:
$ g+ R/ ^& c( Z2 Z8 x+ u# X' Y I/ Y |4 T/ O6 |
「32奈米(nm)邏輯技術採用第二代High-k + 金屬閘極電晶體、強化通道應變、並採0.17um2 SRAM單元面積的219Mb陣列」
* m+ i; e8 L2 w# I(“A 32nm Logic Technology Featuring Second Generation High-k + Metal Gate Transistors, Enhanced Channel Strain and 0.171um2 SRAM Cell Size in a 291Mb Array”)
, E" s; Y5 ^) H1 ~- w. B w* G1 U* x, `$ H3 W
Paper 27.9,美國時間12月17日週三
! E. t/ E2 L' {" m& M- ]( p英特爾32nm專案經理Sanjay Natarajan將描述32奈米世代邏輯技術,包括採用第二代high-k + 金屬閘極技術、重要圖層 (patterning layers) 採用193nm沉浸式微影技術 (immersion lithography)、以及強化通道應變 (strain) 技術。這些電晶體採用9Å EOT high-k閘極介電質(dielectric),雙頻金屬閘極(dual band-edge workfunction metal gates)、以及第四代應變矽晶(silicon),使其NMOS和PMOS驅動電流(drive currents)在至今公開的技術中首屈一指。在2007年9月首度針對291 Mbit SRAM進行測試,展現極為優異的製程良率、效能和可靠性,該測試品單元面積為0.171 um2,上面有超過19億顆電晶體。英特爾以兩年為一週期,持續開發新世代邏輯技術,大幅改善密度、效能和能源效率。 |