Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
, p( k* l: ^: f現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

9 a, `4 x4 [5 v8 g2 S+ b9 \1.
# d2 N9 ^1 d; }/ e8 ^. }首先，問題在於差動輸入端的描述
0 j* C" }: @: B7 @1 |我是考慮VCM相同，然後再灌入差動小訊號
% S8 p# h& ^3 v; G1 ^3 z) N3 `$ k. [
; K9 M3 Z4 p+ u6 m5 }*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
7 {; r# k6 ~' kevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0

) q3 r# B) D* e  X
2 g! S- T, Y7 ]9 y2 Q# D2 \+ O這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
: t3 T. X8 G3 N3 G% O9 Q- l不知道這樣來描述差動對的輸入端是否是正確的？
+ N2 w" f  s$ r( P# q+ ?


$ T) G* e$ N' f0 p# [3 X2 R
2.求雙端輸出的gain
" U, \% F# }9 D( v3 y0 _* C" M/ H
( c' X2 @4 H) D+ C: Z6 M! Z! D*讀取輸出端的描述
9 o1 b9 i+ C& r3 R$ ?  U( p! s( {.print ac v(out1) v(out2) v(out1,out2)
1 ?" a% M) A! v7 z7 A3 ?.probe ac v(out1) v(out2) v(out1,out2)
" t: W; k9 P7 w$ T7 z& M+ c8 G( e- o) [.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
+ [2 o# }. L& D: p  `3 [) j  F
我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
  k1 R' g1 h* j, Y! q: p$ P7 L真是非常困惑
8 `% w) A( N. l1 J* ]) m7 c7 ^" I8 x
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
) G& Q. v7 ~/ I(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
1 f. d6 a# l, [$ h- |
' g/ X: S  k2 k+ v  u" n2 b+ v: y
  L# V% K  T9 L: f2 ^% M再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
4 \# z4 e) D/ Z  ~+ Q! u這要怎麼求呢？
2 Q1 U4 M/ C# ]; v: f  T2 O0 v
7 g- I. j, _6 R6 j! w

1 `* G) T1 p" C; |1 Z) w* \$ M5 z3.輸出阻抗 與 輸入電容
$ l. x; e( O8 n, g# T請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
) P  y2 d. c6 W8 `1 H$ k但是雙端該怎麼寫？
: B, ~3 Q6 @, [6 l/ X8 C, L另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
$ w( x  c. z3 z; [8 A4 I為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

6 S$ U0 G; i1 K

6 u3 H' p* ?/ J/ |
4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
/ y4 N8 I$ O9 f+ R' @! Y是不是要自己看.op所得到那些vgs,vgd,vt值
8 V8 p( N1 v# U: w, _4 i6 c) ^% Y$ g然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？

6 ?) {1 A$ m* ]% D) m! _


以上問題
1 O% p; c1 |% m6 f請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
$ ?" ?# P; i8 i4 k! X+ h1 J" emp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
9 b* Y0 \. b% O+ }- C- a* p這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？
0 }  m3 v  _$ y



. h5 A8 u7 ^6 d$ ^4 V附上小弟寫的folded cascode(輸入為PMOS) netlist:

folded
.global vdd vss

.option acout=0

( ^1 D3 J) a8 p7 S' U6 m" O. }.option post=2
.option probe

, w- N. f, m! G4 L* ~& ^.protect
.lib ./rf018.l tt
; f* [; s3 v. ~, N( m% _: L: ?.unprotect

7 P, i; K0 W& y* Q: k9 A& x; }mp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
* ?  b, f! Z9 f1 ]: c9 ?. S0 L7 _) @mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
0 w' o  E8 ~$ p2 R% O2 E' q2 Nmn4 2 b3 vss vss nch l=0.35u w=25u
! C. {7 k/ f$ Y) u
*輸入端的描述
vd 9 0 dc 0 ac 1
: V3 m$ \; {) m; a  Devd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
$ I/ f' g- N+ B" _0 uvcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
- x" _+ Z" p' H% O) P9 I- {7 @
' `, P8 [) p) M/ |( Yvb1 b1 0 2.4
+ V7 y' l5 I/ o  j0 t; K  J% H$ mvb2 b2 0 -1.2
vb3 b3 0 -2.4

.op
.ac dec 10 100 100g

*讀取輸出端的描述
4 ]; t; R) j+ b0 A' ?.print ac v(out1) v(out2) v(out1,out2)
1 u4 j8 K0 m% L  ^6 V$ c5 I) j.probe ac v(out1) v(out2) v(out1,out2)
9 c& }, n/ F- m# q$ X/ @.print ac vdb(out1) vdb(out2) vdb(out1,out2)
3 h3 n: o; s3 }" a.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
! A0 O% b! M$ `8 v1 ?  A$ w
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
0 J) G+ @* O- \; k) O5 ^可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
- w0 @( c0 w0 W, h差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
: y+ l  Z- r3 k. u! f6 ^最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
: r- W( S  R7 z/ Q3 p. Vmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
3 }7 j! f0 J+ f這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
- z' I* g3 i" S' e: X: n  E我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
: [% a; W" d! @: e: @- m0 ~. S/ O像是Vt~~或者mobility.....
1 F. Y2 D2 V- f7 U; F/ @( Z+ Q; @在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
/ L7 @3 I, e: _! i7 @* L* A% K# j+ a
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
# p( N1 t& h( |5 F0 B6 j& A希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
' i# s' E: u- I1 D/ h; `& g2 O; N9 w可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
6 T/ G, ^! e7 o8 N9 [9 c4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~