Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 20944|回復: 11
打印 上一主題 下一主題

[問題求助] 想請問seal-ring的一些疑問~

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-7-18 21:51:08 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位前輩~$ [; Y+ d: ^& z' J4 p# {
9 `9 o7 N' ?& `
我想請問一下,seal-ring為什要接到vss呢?有人說是防止latch-up,有的是說防止靜電破壞內部電路,
0 g6 ?" Z( B$ G, f; m* f
5 s6 R$ }# `2 i: I% [但真正的功能是如何呢?請前輩能解答一下嗎?謝謝~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂25 踩 分享分享
2#
發表於 2009-7-20 11:35:20 | 只看該作者
我也有興趣知道1 h3 V" E2 t6 Y, s6 |/ l, ~( C0 J

/ W: \9 x7 u1 w4 O7 C2 x! {~每一步都有存在的意義~
3#
發表於 2009-7-20 23:10:00 | 只看該作者
你應該先想想seal-ring的功能是什麼,它是防止切割道(Scribe line)切割時,晶圓裂開裂進你的Core裡面.& r: [! p. K7 T  l2 w6 J
因此,若假設seal-ring失效了,擋不住了,真的從切割道裂開,一直裂到Core裡面,且碰到你的元件(Device),你會希望Short碰到你元件的是VDD或VSS,一般,如果短路到VSS危險性會小一點,除錯也較容易.
/ z3 k  e1 M5 P/ v2 w# k3 q+ C8 T這是我的淺見,請指教~~~
4#
發表於 2009-7-23 16:55:40 | 只看該作者

seal ring的本质作用在切割的时候,保护芯片。

seal ring的本质作用在切割的时候,保护芯片。你说的其他作用,是附带产生的。
5#
發表於 2009-7-24 09:13:39 | 只看該作者
一般來講,最常使用得是P-SUB製程,seal-ring的底來說視為 P+ DIFFUSION ,而P+ DIFFUSION與P-SUB都同為P型,P-SUB一般來說都是接到地(vss),所以seal-ring也是需接到vss,不然會有問題,小弟淺見,有錯歡迎指教。
6#
發表於 2009-7-24 09:42:07 | 只看該作者
原則上是接到real power7 q9 _0 `7 U+ M$ V  i& N
其他的就跟樓上說的差不多了!!
7#
發表於 2009-7-27 22:52:26 | 只看該作者
原帖由 kazamigai 於 2009-7-24 09:13 AM 發表 " B# K) p" F) e
一般來講,最常使用得是P-SUB製程,seal-ring的底來說視為 P+ DIFFUSION ,而P+ DIFFUSION與P-SUB都同為P型,P-SUB一般來說都是接到地(vss),所以seal-ring也是需接到vss,不然會有問題,小弟淺見,有錯歡迎指教。
/ R1 B% j- l* l$ ~* {4 p0 Q$ n8 N, ~- O
/ k9 y: C9 g& C4 Q# ]/ A% a9 s+ G% `! L: ?
: {/ c. I" e1 @$ y2 g$ Q0 w7 u7 i
请问下如果sealring 没有接到vss, 比如说 浮接, 会有什么问题呢?
8#
發表於 2009-7-29 09:57:55 | 只看該作者
一般來說所有的物體都會帶有靜電(只是多少而已),seal-ring除了要保護die在切割時的完整外,也是將切割時所帶入的靜電就近接地,避免衝擊die本體.這只是我自己的看法,有錯歡迎指教.謝謝!!
9#
發表於 2009-7-29 19:54:14 | 只看該作者
原帖由 nebula0911 於 2009-7-29 09:57 AM 發表 / w& h. x+ T% s. F
一般來說所有的物體都會帶有靜電(只是多少而已),seal-ring除了要保護die在切割時的完整外,也是將切割時所帶入的靜電就近接地,避免衝擊die本體.這只是我自己的看法,有錯歡迎指教.謝謝!!

( u* P0 i( R0 P! X2 d7 p" W0 }- j9 Y) V3 q6 d' w  O7 v9 N: T
如果sealring 接到了vss, 肯定会通过metal和chip内的vss 连接吧,  这样切割时产生的静电不是就带到chip内部了吗? 切割的时候chip内所有的signal 应该都是浮接状态吧, 是不是会影响到chip啊?
10#
發表於 2009-7-30 10:28:23 | 只看該作者
回答 lethalkiss:
' V& Y% i- u. [3 `4 B8 ]sealring 與die 本體是有一段距離(可參閱各家Fab'design rule),中間有連接的只有psub(電阻值趨近於無限大),因切割所產生的靜電當然會跑最短/阻抗最小的路徑接地,再由切割時鄰近的sealring共同分攤所產生的電流.這樣對die本體的衝擊會降到最小.這應該也就是要有sealring存在的目的吧!
11#
發表於 2009-7-30 11:08:09 | 只看該作者
其實 rule 上並沒有說需要接電位 而且接了好像意義不大(主要是防止崩裂)* g' Z* `. `: E% @3 z+ v, Q: q

# |; j( G4 Q) i1 B$ ~. M/ s倒是可以分享一下 以前會當ESD Ring 來用 這麼多層METAL 又不需多佔空間
12#
發表於 2009-7-31 21:25:57 | 只看該作者
原帖由 lethalkiss1 於 2009-7-27 10:52 PM 發表
( B) v/ n$ ~' a( ~( Y" r) F8 Q/ j, H; n% T  U( J3 M

5 |" E3 H2 |! \2 f, o' M- `7 [; @/ \% C5 C( i
请问下如果sealring 没有接到vss, 比如说 浮接, 会有什么问题呢?
, l  v$ B( v' N8 R' \, K% o
$ I9 H. f: k% y2 `. h
浮接亦沒有問題,sealring主要作用在於其特殊的氧化/鈍化層結構,可以有效保護die免受應力破壞及可動離子污染。" x' N* z; k# N& Z. a
在多電源情況下出於特殊考慮,可以floating,
; B2 E% e$ ~: u9 P( Y- }$ O) L當然樓上解釋亦非常正確,PSUB情況下floating可行,但是接power就要完蛋了。$ o7 R) y* _* ~1 I0 O0 O+ l) e& n9 L
有些設計�sealring 兼做ground 的gardring,是否會在切割,或高濕等環境下產生不良影響,取決於Layout的細節設計,SMT后焊接溫度,應用環境,封裝結構有關,個人認爲,批量生産時,仔細設計應當是比較明智的做法。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 03:12 PM , Processed in 0.139018 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表