聯電與Magma針對65奈米製程合推實體驗證與DFM方案

小朱仔

聯華電子(UMC)與IC設計解決方案供應商美商捷碼設計(Magma Design Automation)共同宣佈，針對65奈米設計推出實體驗證與可製造性導向設計解決方案。雙方在聯華電子先進製程上，已協力驗證了捷碼設計的Quartz DRC，Quartz LVS與Quartz DFM。兩家公司並同時開發通過晶圓廠驗證的程序執行檔(runset)與模擬資料(model)，以支援可偵測並快速修正設計問題的設計流程，IC設計公司將可加速產品上市時程。

Quartz DRC與Quartz LVS為完全可比率縮減式設計規則檢驗(DRC)與佈局及電路比較(LVS)解決方案。此實體驗證解決方案可進行大量分散式的處理。有了此項技術以及數量正確的處理器，任何設計都有可能在短時間內經過實體驗證。Quartz DFM使IC設計公司能夠分析並且特性化由於製造變化性所產生的時序與功率影響。IC設計公司將可降低在傳統設計參考流程中所需的保護間隔(guard-banding)，並提升時序與功率效能。

chip123

中芯國際公司，和半導體設計軟體供應商捷碼設計自動化有限公司, 於日前聯合宣布了面向中芯國際90奈米工藝的先進低功率積體電路實施參考流程，該流程整合了捷碼的Blast Power、Blast Fusion以及 Blast Create產品。
# [! G/ y8 |8 Z* T5 C5 z2 }  W
* \+ D1 @. ~1 t8 h8 a中芯國際－微捷碼（SMIC - Magma）流程充分利用中芯國際的90奈米標準單元和採用多門限CMOS(MTCMOS)技術的輸入輸出(IO)據庫，連同捷碼的低功率設計流程、自動切換域創建、保持觸發器嵌入和對活動模式與休眠模式的功率分析，以基於中芯國際(SMIC) 90奈米先進技術產品客製的設計來優化動態功率，並將洩漏功率降低至最低。
6 a- n1 v+ R, t$ X8 y  j4 y
Blast Power 是捷碼低功率設計方案中的關鍵組成部分。Blast Power充分利用MTCMOS開關，通過連接全局恆定功率軌與本地切換功率軌控制洩漏功率。 利用這些開關，在設計中可根據晶片工作模式有效控制特定模塊的關閉，從而大量降低洩漏電流。 同時，其使用庫自動選擇最適用於控制洩漏電流的單元，以滿足洩漏功率要求。 Blast Power 通過靈活的電壓島，有選擇地關閉晶片上的不同區域，從而優化了動態功率，而且能夠利用自動功率柵格綜合來實現對功率分布的優化。 客戶現在可下載低功率參考流程數據組。 加入專門為SMIC客戶提供線上服務的SMIC-Now登記，並獲取參考流程。