1.536GHz ringVCO

adele

如题，1.536GHz的ringvco，本来是用LC实现的，后来为了节省面积，电流，换成ringvco试试看。
& ^! [! D; T, h0 n) j, R2 Z& s结构是采用的三级差分delay首尾相接。delay就是那种razavi书中所说插值延时级电路。
# M$ _& g6 h7 p  n6 k# M# M6 O6 W问题是，post sim时，发现前后两级间的连接线由于有200um长，造成couple capacitance很大。
而导致频率有很大下降。后来就直接根据post sim的结果来调整管子参数，把频率再调上去，结果自然是
会和schematic仿真时所用尺寸差蛮多的。
9 `. ^2 U# Y% N2 Z请问：用calibre RCC提出来的寄生参数，特别是CC, 准吗？
( o" I4 E3 N0 p4 D* A* s            因为我是根据post sim直接来改管子size的，所以比较担心。

monkeybad

另外問一下 VCO layout 完了 總共三級 前後級的接線會到200UM那麼長嗎?
難道layout不能再縮短一點嗎?

adele

那是因为下面那个二极管连接方式的nmos管，我是用电阻代替的。
9 X# A& |5 q6 K* B6 ^想法是：由于1.536G，频率太高，RC很小。
0 Y9 R4 g. J  J/ DC只能考虑管子的寄生电容再加上margin，R原理上是+gm减去-gm.
为了克服corner,temp对gm差值的影响，我把+gm直接用电阻阵列代替。
8 h5 {: R6 |3 r用calibration先粗调选出合适的那一根线，再vtune-f去微调。
电阻阵列的话是每25ohm为一级，所以一个阵列有45um。
而且三级，就需要6个阵列，排成一排会很长。