設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › Verilog新手，請問版上高人
返回列表 發新帖
查看: 4114|回復: 2
打印 上一主題 下一主題

[問題求助] Verilog新手，請問版上高人

[複製鏈接]
day766
跳轉到指定樓層
1#
發表於 2007-7-17 18:31:00 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問用Verilog設計一個元件，如ALU, MUL.....
5 Q! [) q: p" P% P3 _- v" f$ ]) _9 Z* d* @& ~2 q
跟設計一個DSP (processor) 的差異是在哪些地方呢？
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2007-7-21 03:39:53 | 只看該作者
我想最大的差異就是...- `) i- C4 T- t
alu只需幾10行
# v0 C4 V& D- }# |dsp幾千行也不見得寫的完...

評分

參與人數 1 +5 收起 理由
day766 + 5 Good answer! 哈哈！很抱歉！我的問題 ...

查看全部評分

回復 支持 反對

使用道具 舉報

3#
發表於 2007-7-29 19:26:34 | 只看該作者
你太客氣了, 這是比較基準的問題
) A2 B# x% T$ ^! ~3 ~7 Q你的問題我想應該是 "設計一個ALU跟設計一個DSP的MAC" 的差異才對
: o2 j8 a0 u& c: {) X3 S* i
7 y& R4 n+ X0 |5 B* a不知道是不是?
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 02:35 PM , Processed in 0.162010 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表