systemc中的inout類型,在搭建TOP的時候怎么處理?

fayfay521

$ @1 N  ~4 L* O  Y( l8 n6 Q; Q求助各位大大....
我在做一個cpu agent的驗證,驗證代碼是用systemc和 C編寫的
在ncverilog下做徬真...因為有inout類型的耑口,在徬真時,會有警告.
" p7 ^4 Q4 W: j( Z! |* O/ b* X但是這個警告又不能被忽略,大緻意思是:systemc將sc_inout類型耑口當做out類型的.
- `7 q" p4 G. w0 m' J8 B- t% L' \& C在讀操作中,如果是systemc本身寫的值,而外部寫的值將被忽略....
請問,sc_inout這種類型的在搭建TOP時應該做如何的處理??

fayfay521

( @& b/ ?  @0 E, [  {8 P+ Q* P高人指點一下啦,我試暸一天還是沒有結果...55555
bfm的input接口和verilog寫的 RTL CORE的inout的連接有問題...
! }. M  E1 v. z1 K% K: J怎么解決嘛..555555555555555555555

fayfay521

謝謝2位
5 u  a( S; y: B0 _/ T" D$ T  d
我自己重新把TOP搭暸一次,因為我的耑口是inout和inout相連,所以比較痲煩.
/ }* @) H  ]5 s& q1 o. g* i看暸好多資料.我把所有的 inout分別都簽成2跟綫,一個輸入input,一個輸齣output,還有一個控製信號.一個糢塊一個糢塊慢慢的連..頭都大掉暸..
& E! n* x) ]3 M3 w7 e
現在纔髮現,top不是想象的那么簡單...
+ [, g0 x# X/ ^' _% j. C時鍾,復位,連綫,oh my god......

fjuphilip

在verilog 中 必需宣告
5 S- m' P% g( p3 b6 O
9 d" }% ?" d( p9 {, \7 sinout [7:0] data_bus;
wire [7:0] data_bus;
reg [7:0] dat_out;
assign data_bus = (we) ? dat_out : 8'bz;
# K, D) |8 |1 i: [
8 m. v. z% {: f1 T8 t當資料寫到外面 時就由we(write enable) 去將dat_out 打開
6 F$ W, E5 M; U. E6 w; h資料讀入時,就可以直接讀取 data_bus資料

masonchung

轉貼:
$ b$ \9 N+ B9 U2 G/ j; g9 X小菜门，今天讲一下inout类型端口的建模，和不确定输入的约束！
% m8 a- F9 Q+ P7 v6 H在VERILOG中的INOUT类型是数据通信中常用的，比如，DATA BUS ，
3 F+ f5 ?" S) c5 r3 d0 O) k# Q4 Y* Y, cADDRESS BUS，这些地方必须用到INOUT类型端口，但是VERILOG中的inout
4 Y" T8 _4 C$ q  G9 t2 s/ ~5 l和System C中的sc_inout是有区别的区别在于verilog中的inout就是输出和输入类型
而system c 中的sc_inout不但是输出，输入类型，而且可以单独当做，输出类型，它的输入作用只当作一种访问，就是其它的端口或是信号可以访问，不过在VERILOG中如果安排的好，也可以是这种类型，这样可以边对端口输出，边访问，进行检测，以达到正确输出的效果！
1 b- f: S7 j% {5 G; s好了，下面开始正题，估计，很多初学者用INOUT肯定是会用的，但是做硬件，你不但要会用这种语言还要了解这种语言是怎么实现的，只有这样才能成为高手，何况，verilog,
system c都是开放源代码的，没事的时候可以读一下的！