clock source問題

matchbox32

一般FPGA的發展系統中，通常所使用的clock source都為
Global clock，以往我的經驗中也都是以這個source為主，
但最近因為某些原因我需要使用到Delay-matched clock這
個clock source，但接上這個clock後，我的design就變的怪
怪的(slave部份沒問題，master部份有問題，再存取memory
4 }0 o; P; D* X& q: E4 v時，時序不太對)，請問有那位大大對Delay-matched clock
8 b& y0 S6 Y. q( ?有研究的嗎？能否指點一下小弟=="

tommywgt

如果我沒猜錯的話, 這個delay matched clock是給你用來回饋系統delay用的那個信號, 在DLL跟PLL內都有這個信號, 這個信號好好便用的話可以讓設計更穩定且高速, 但是重要的是你要拉到正確的迴授點.

2 Y. l1 \) F* w6 A& D  _如果回答方向錯的話, 就只好請你把問題再說清楚點囉