" i# D5 V- v" ~TimingDesigner設計工具包提供了預裝配元件的時序圖,以及不同額定速率和額定電壓條件下的各類具體元件庫,旨在幫助設計人員節省時間,在對設計方案進行時序分析時贏得領先優勢。每個工具包由具有證明檔的時序協定組成,每個協定都與一個或一個以上的設計元件相關聯,其裝配形式便於導入TimingDesigner的管理器視窗(Manager Window),能夠快速組裝任何時序項目。在可行的情況下,對這些元件都進行了參數化,這樣一來,影響時序關係的配置選項就能準確地再現。工具包中還提供了製造商的資料單,裝配說明以及其他各類相關檔。TimingDesigner 9.0提供的設計工具包適用於因特爾、飛思卡爾等公司生產的處理器,適合DDR2和Flash等各種形式的記憶體,符合PCI-Express和USB等介面規範。7 S$ a! `# |1 f1 B6 |2 m v
1 B# U6 h% r. g# y& z* x+ x9.0版推出新的外觀介面,並提高了軟體的性能,增強了軟體的功能。現代軟體用戶期待這些新功能,如可配置的工具欄、標準的電子資料表操作、新式的幫助系統、以及可調整大小的對話方塊。此外,TimingDesigner現在還允許拖放TDML檔,並新增了PDF導出功能。" R) g: p* H' N( b' w7 M# g
2 b1 V6 U2 w4 X8 `0 N/ X* A
高速、多頻設計之中,必須對線路板上設備之間的信號關係,或者特定用途積體電路(ASIC)或現場可編程閘陣列(FPGA)的嵌入式功能模組之間的信號關係進行精確的建模和分析;對於這種情況來說,TimingDesigner是理想的設計工具。TimingDesigner能對眾多時序方案集進行評估,為最複雜的時序問題提供指導,幫助設計者通過設計流程管理、監測時序餘量(timing margin)。TimingDesigner擅長利用直觀的時序圖來制訂規範,以推動設計流程,來分析時序,解決關鍵的設計問題,並利用這種時序圖保存結果,清楚地展現設計實施過程,做好實施過程的溝通。4 d% b- R. x s6 d3 Y3 ]: Y
5 R% u" S6 H6 R- PTimingDesigner 9.0將於2007年7月1日上市銷售,單用戶授權(single seat license)的費用為3000-5000美元,已簽署軟體維護合同的用戶均可免費獲得。如需瞭解詳細情況,請訪問 www.ema-eda.com ,或致電800-813-7494與EMA公司聯繫。* C- V* a) U. p! V* j% H
+ s2 P! O6 d8 V! X* U7 z# t$ W1 n% l
關於EMA設計自動化公司$ [8 r; j0 Z8 i& k6 B% L8 _# d" M* f
0 w; w) Q+ H/ \- K
EMA設計自動化公司(EMA Design Automation)面向整個印製電路板和自定制積體電路設計流程,提供包括全套軟體工具、諮詢服務、產品培訓、技術支援在內的整套電子設計自動化(EDA)解決方案。EMA公司是Cadence(R)公司在整個北美地區的管道合作夥伴,從1998年開始一直是Cadence公司的分銷商。EMA公司開發TimingDesigner靜態時序分析解決方案,通過增值分銷商全球網路向全世界銷售。該公司是一家私有企業,總部設在紐約州羅切斯特。如需瞭解詳細情況,請訪問EMA公司網站: www.ema-eda.com 。