IDT 針對高階手機與PDA推出業界首款同步式行動多媒體互連產品

chip123

(synchronous mobile multimedia interconnect)
) z: e" i5 K: U5 X比前一代的方式效能提升6倍並節省90%耗電量 確保多媒體播放品質及長效電池壽命  
6 @+ ?) k# s# n- Q
' e3 T: c# O  W; f2 I7 Y6 k: _- c! n【台北訊，2007年5月22日】 以提供關鍵混合訊號半導體元件以豐富數位媒體功能的領先半導體解決方案供應商IDT™ (Integrated Device Technology, Inc.; NASDAQ:  IDTI)，宣佈推出業界首款可強化高階手機與PDA多媒體應用功能的同步式行動多媒體互連解決方案：Synchronous Mobile Multimedia Interconnect™ (M²I)。M²I比前一代介面的架構有大幅的精進，可提高6倍效能，減少電池耗電量90%。高階手機使用者可安心地重複播放高品質的多媒體內容，而不必擔心影響到手機通話時間及電池耗電量。對手機製造商而言，M²I的精密介面設計讓處理器能支援如藍牙、WiFi、以及全球衛星定位系統(GPS)等附加的差異化功能，為高階手機必備的競爭優勢。

7 {8 k* P3 ^% f# I+ NM²I的設計特別適用於採用ADM (address-data mux)介面方式的應用處理器與基頻處理器。ADM介面的I/O針腳數量較少，頻寬比目前高階手機設計常採用的如標準型非同步雙埠RAM (DP-RAM) 以及嵌入型串列介面等方式較高。M²I方案僅使用50%或更少的 I/O針腳數量，讓多出的針腳可以支援欲附加的功能，以創造區隔。此外，M²I還設計了8個動態可程式化的I/O，讓處理器能用來控制或監控其他元件，允許手機設計製造商能因此加入更多突顯差異的功能。
! A- X" i7 _) A) o- {
+ C1 d% v* B( q" R; ?) I2 IIDT公司副總裁暨流量控制管理產品部門總經理Thomas Brenner表示：「高階手機的使用者對具有高速下載、以及高品質的重複播放功能要求很高。但在追求速度與品質的同時，又不能犧牲電池續航力。而我們也發現基頻與應用處理器之間的介面是影響效能與耗電的主要瓶頸。很明確的，需要有一種不同的新互連架構來解決這項問題，於是我們與幾家主要的高階手機製造商及相關應用領域非常突出的處理器元件供應商密切合作，設計出了M²I介面方案。 」

( L9 \9 @4 X; ]# B: O. WM²I 架構採用一種同步的時脈機制，以內部計數器來取代需要多重定址 (multiple addressing) 的設計，進而達到效能提昇與低耗電的目標。其結果是M²I僅只用4,001個週轉就能處理64 Kbits的資料，而前一代的方式則需要8,000個週轉。同樣的資料流量不僅只耗用一半的週轉期，週轉速度也加速了三倍，因此整體效能強化了6倍。而這些總合的效能提昇都可以在降低90%的耗電量條件下完成。
1 U  s+ k1 k# q! P5 p8 P9 s: a
: L* P9 K1 _! \; }供貨時程

, [3 U: z' h0 C3 g) ]新元件樣本目前已開始供應，詳細資訊請參考www.IDT.com/go/m2i 。

heavy91

IDT推出全新VERSACLOCK™系列時脈元件

全新時脈元件提供更佳的設計彈性和效能給高效能消費性產品、通訊、網路及數據通訊應用領域的設計師

【台北訊，2009年6月30日】提供關鍵混合訊號（mixed signal）半導體元件以豐富數位媒體功能與使用經驗的領先半導體解決方案供應商IDT® （Integrated Device Technology, Inc. ; NASDAQ: IDTI），今日宣布推出全新VersaClock™系列時脈元件。VersaClock III元件是一可程序化的時脈產生器，專為高效能消費性產品、通訊、網路及數據通訊應用產品而設計，並取代振盪晶體與振盪器，提供更具成本效益的選擇。此可程序化的時脈系列解決方案在機板體積不允許完全客製化時，它能有效地節省電路板空間以及維持電源效能。擁有廣泛且不同需求的多重系統，能夠將這些可程序化元件合併成較少的數量，來加強存貨管理。

為了將可能的設計彈性極大化，IDT VersaClock系列元件具備四個內部鎖相迴路（PLL），每一鎖相迴路皆可程序化並產生四個獨立的頻率。此外，降低電磁干擾的展頻技術（EMI-reducing spread spectrum technology）內建於其中兩個鎖相迴路中，以確保最高的訊號完整度。為了更高度的整合，IDT也提供具有電壓控制石英振盪器（VCXO）的版本，以確保IDT的客戶們能與工業時脈標準相容。

' J. A8 \# F! y: W& f4 ]此款新的時脈元件也具備I2C介面，在正常運作下提供可程序性。內建的電子式可消除唯讀記憶體（EEPROM）讓使用者能夠儲存及復原元件組態，且不需在開機時重新編程，以節省寶貴的設計時間並極大化投資報酬率。此外，為提供設計師更多的選擇，全新的VersaClock元件能夠產生5kHz至500mHz的頻率，且能與不同的輸出方式相容─從單端的LVCMOS，到差分的LVDS、 LVPECL、HCSL，並以單一元件支援所有時脈系統。
8 b" p% @  d8 k( P( S9 h4 H8 L
VersaClock III元件具有較低的訊號抖動以及時間冗餘（clock redundancy），有一個較少低頻干擾（glitchless）的自動或手動轉換功能，當主要時脈資源正常運作發生錯誤時，將允許次要的時脈資源被選擇使用，以增進時脈和元件的效能。

供貨時程
& Q) s& v6 d- \% cVersaClock元件提供多種封裝選擇，包括28針腳TSSOP封裝以及32針腳VFQFPN封裝。新的元件及測試板子已可提供給客戶測試。在需求數量10,000顆的參考報價為美金$1.75到$3.20.