LDO 的 PSRR

sjhor

為什麼 LDO 會要求高的 PSRR?
若PSRR不夠時，對系統有什麼影響?
高PSRR 的 LDO 要如何設計?
這麼高的PSRR要如何測量?
量產時，是否可以百百測?
在追求 Low Iq 時，這些高PSRR的LDO不是更難設計嗎?

monkeybad

為什麼 LDO 會要求高的 PSRR?

A: LDO功能是要把高電壓(Input)降到低電壓(Output) 在供给IC使用 當然希望Output電壓能很穩定 不受Input電壓變動而變動
所以PSRR(Power Supply Rejection Ratio)越高越好囉 表示LDO電路越不受Input電壓影響  

若PSRR不夠時，對系統有什麼影響?

A:若不夠高 就表示Output電壓會隨著Input電壓改變而改變
舉例來說 要把3.3V降到1.8V的LDO 所以不管Input多少電壓 IC都希望得到很穩定的1.8V 若因為某種因素 Input 3.3V 降到3V
而Output電壓我們希望仍能很穩定的輸出1.8V 若PSRR不夠高 那可能就只得到1.78V

高PSRR 的 LDO 要如何設計?

A: LDO的架構 一般都是用一個VBG電壓當參考電壓 在接到一個回授電路(通常是一顆OP和一個MOS和電阻) 藉由調整電阻比例而產生所需要的電壓

PSRR要高 與回授的loop-gain有關 loop-gain越大 PSRR越高 所以OP的gain越大越好
當然產生的VBG PSRR也要很好 可用OP架構的Bandgap circuit產生 會得到比較高的PSRR
有一些特定架構會得到比較高的PSRR 例如PMOS+具有NMOS input device的OP
可參考文獻 "Analysis and Design of Monolithic, High PSR, Linear Regulators for SoC Applications" IEEE paper裡面有更詳細的論述

這麼高的PSRR要如何測量?

A:應該是從VDD灌一個低頻的sin波 再從Output量測sin波的振幅  在把Output sin波振幅除以Input sin波振幅得到PSRR

量產時，是否可以百百測?

A:什麼是百百測?

在追求 Low Iq 時，這些高PSRR的LDO不是更難設計嗎?

A:應該不會吧 低電流的時候 電路電晶體的Rout應該會更大 所以OP Gain應該會更大 理論上PSRR應該會更高 不過能抗雜訊的頻寬會更小就是了

[ 本帖最後由 monkeybad 於 2007-4-11 12:18 PM 編輯 ]

sjhor

感謝提供這麼詳細的解答。

正常的IC工作電壓是 Vdd*(1+/-5%)  或者更嚴格 Vdd*(1+/-2.5%)
若想要的VDD是 1.8V, 所以 LDO 若可以控管在 +/-1% 內
其輸出電壓通常都會在 1.782 ~ 1.818V 內，這個規格通常都會在 VDD 的規格範圍內!
所以通常的LDO其PSRR在40~50dB 就已經堪用了。
但現在的LDO很多都要求PSRR要到70dB@1KHz 以上
想想看! Vin 若有 1Vpp 的 Noise 其輸出可以看到的 Noise 是 1mV (@60dB 的 PSRR)
這個 1mV 的 Noise 在示波器上應該不好量測吧?
更何況 70dB 以上的 PSRR?
為什麼會有需求這麼高的 PSRR 需求?


百百測: 就是量產時 每ㄧ個IC都需要測試此規格!
這將是一個很大的難題!
因為工程測量困難度就已經很高了唷!

evantung

可以用labview或spectrum來量!
量input的頻譜-output的頻譜, 就是PSRR!
只不過一點, 一點的量, 很浪費時間就是了!

monkeybad

恩恩 量測方面因為本身沒有什麼經驗 所以只是直觀的用定義去想 沒有考慮到示波器能不能產生這麼精準的波形 還有量測儀器的雜訊

不過我有一個想法 也許可以參考看看 就是不要從時域去量 而用頻域去量測

在VDD灌一個1k 振幅0.1V的sin波 (振幅在不影響LDO正常工作的範圍)
然後量測Vout 用示波器對灌的訊號和量得的訊號sample取樣 然後對信號做FFT(快速傅立葉轉換)
信號能量會都集中在1k的頻率 把兩者在1k的頻率的頻譜能量大小相除得到比值 所以PSRR=20*log(比值)

在時域上 若PSRR=60 則訊號為0.1mV 因為示波器量得的訊號有雜訊 雜訊的振幅可能也在這個等級 所以在時域上看不出訊號大小
但雜訊是white noise 能量打散在各個頻率 所以透過FFT 應該可以讀出信號

當然我自己沒試過啦 這只是個想法 實際上到底是怎麼量的 還請各位先進有經驗的提供意見吧

[ 本帖最後由 monkeybad 於 2007-4-13 11:39 AM 編輯 ]

monkeybad

感謝evantung提供量測的經驗!!
是否能再詳述應該怎麼測量和步驟 需要使用什麼儀器 以提供給其他網友更詳細的資料與幫助?

另外對於為什麼要有非常高的PSRR 可參考網站
http://tech.digitimes.com.tw/Sho ... AD482572210057A6C3#

因為在高精確度的類比電路，例如PLL裡面的VCO、高位元解析度的ADC、DAC、音效放大器等等，這些電路的供應電源雜訊，會對所傳輸的類比訊號有所干擾，所以希望能有非常乾淨穩定的電源，這時高PSRR的LDO就派上用場了!

evantung

Labview 是一套以matlab base的量測儀器!
通常拿來量訊號的頻譜,
不過都要先用matlab寫好程式看你要量什麼東西!
如, SNR SNDR THD
所以可以利用它來量VDD, 的noise floor,
在input 輸入 如: sin(3.6v 0.1v 10k)
用Labview 量noise floor, 和10k tone的power減去
在output 量到的10k tone的power 就是PSRR了

頻譜分析儀就是一般的頻譜分析儀器, 安傑倫和RS都有出!

dolphin75

谢谢达人分享经验及知识,受益匪浅

DennyT

Q: 量產時，PSRR是否可以百百測?

A: OK的啦, Linear IC tester的power supply可以設定modulation, 要sine, triangle 甚至任意波形皆可. 頻寬一般大概10KHz~100KHz以下, modulation depth也可以調整. 既然Vin端的sine amplitude已知, 對Vout端只需掛上digitizer, 把output 的 波形 digitize 後用FFT過的fundamental magnetude算比值即可: 20 Log (Vin / Vout).

Digitizer一般多為16~24bit, sampling speed 500K~2.5Msps不等. SFDR, SNR都有90dB以上. 單純概算PSRR量測時間, 1個test case短則數十ms, 長則一百多ms, 一眨眼而已.

blueray

可以再問幾個問題嗎?
1.假設VIN是5V，這樣的話PSRR測量時，是在VIN輸入穩定的DV=5V，然後再加上一個小振幅的弦波嗎??

2.輸出雜訊電壓(output noise voltage)用LABVIEW怎麼測呢?(如果以10HZ~100KHZ來看)
  通常都會全部的頻率都測量?還是只測幾個點?

小弟資質愚鈍，煩請各位大大講清楚一點!!感恩!!~

niefeng_20

Q: 量產時，PSRR是否可以百百測?% W2 [) S- R- H1 Q' m1 S) J8 D4 V
3 E# ~6 v( n8 j$ E- C, a! A% ?: N& m
A: OK的啦, Linear IC tester的power supply可以設定modulation, 要sine, triangle 甚至任意波形皆可. 頻寬一般大概10KHz~100KHz以下, modulation depth也可以調整. 既然Vin端的sine amplitude已知, 對Vout端只需掛上digitizer, 把output 的 波形 digitize 後用FFT過的fundamental magnetude算比值即可: 20 Log (Vin / Vout).
# z5 M" d$ U5 E8 e5 X, j1 I
6 Q- A. X5 [; a6 L+ M& P8 VDigitizer一般多為16~24bit, sampling speed 500K~2.5Msps不等. SFDR, SNR都有90dB以上. 單純概算PSRR量測時間, 1個test case短則數十ms, 長則一百多ms, 一眨眼而已.
-------------------------------------------------

学习了。。。。