歡迎參加微處理器知識有獎問答?!

chip123

SoC架構設計師，你認為IP驗證將在哪個層次進行？   凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解，重重有賞RDB！

1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝？
- G. S# z0 c. L0 T, za. 0.13 nm G TSMC
7 n4 x& k0 p2 \2 \, }) Rb. 0.18 nm SMIC
c. 0.18 nm TSMC
d. 以上全部

) Z1 z0 ^$ `5 k1 ?2 |3 Q' o2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說，什麼是他最主要的考慮因素？
- s! ?$ m4 O  S7 V& @a. 性能
b. 面積(價格)
c. 功耗
$ v1 E! a9 R7 W% N  o  [) P; hd. 以上全部

3.MIPS維護哪種RTOS核？
. {$ V. v$ l$ M' ^, F5 Z; q' N( Ua. VxWorks
* S: S$ x* i0 e6 }# R" d1 I# @# r! Pb. Windows CE
7 p- O8 M9 H( C9 [c. Linux
% e% J; X( U1 \8 S' ~7 Fd. Nucleus
: [: c/ r9 P" K) B9 m  J
4.一半以上的SoC開發系統成本消耗在哪里？
a. 架構
& w2 i' E* V% F$ C, }) K* ub. 驗證
c. 軟體
d. 確認

jimy

1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
0 V& {! R( a- M3 c5 |1 R3 i/ ^2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
; ~3 H: @7 f& T- d- F. Z/ T3. 沒用過 MIPS
4. b 吧. 我想不只SOC, 所有的設計都是吧

september03

1. 早就該 0.13um了. 0.18um 已不符成本了.
這個題目單位還弄錯, 應該是 0.13um or 130nm.

- p5 n/ P3 W; Y0 y# V! ^! y2. 這題目是雞生蛋 蛋生雞的問題.   
, g: k4 d# B/ k( u* Z( U  功能少自然Die size 就小, 功耗也就低.
& E0 F0 I- J5 p; M+ m0 k  同樣的製程 縮小面積的方法有很多. 量大就會划算.
5 z8 i; p5 o  a7 z( F3 A* J5 h重點在可擕式
- w3 a% Z5 p) G( s' S0 |  可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.

5 T, k8 V: x/ i8 p# L: P3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
2 _; A/ r0 |1 S4 B Nucleus and Vxworks 也不少. but need royalty.
4 }. c5 v. v+ n" P- S別忘了還有 WindRiver
0 X* Y- B5 f8 w5 d9 h
# U6 @! s9 ^0 w/ v9 G% h4. 當然是驗證. Test plan 也是一家公司的 KnowHow.

stanlly9

1. 0.13um製程
- a$ a' q" R& v$ [' k9 J8 a& p2. c. 我認為可攜式產品功能只要到位即可，因此功率消耗(續航力)將會是主要賣點。
3. Linux
& K5 b0 r8 ]1 e( ~3 \4. b.驗證
- ]) _/ X: s+ y% h, @因為SoC Design的發展具備一定的難度，因此Design flow
! M: l7 O5 }0 E5 k7 B* {也由傳統的Waterfall Model轉換成為Sprial Model
/ ?; A2 y6 _, e; u2 g9 W必須要同時再多的Level做設計、驗證的工作
' \2 }9 p* j' V5 o; o( F% P如此才可以降低開發中一次iteration的iteration bound
5 f1 i2 J. B1 O) T5 i(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)