|
現在有很多的IC Layout培訓課程,有EDA tool舉辦的課程,也有基金會舉辦的課程,還有學術單位舉辦的課程5 \6 e: ` H9 X! b1 C+ ?; t* N
結訓於這些培訓單位的學員,因為人性弱點總是會說自己參訓單位有多好。形成老王賣瓜自賣自誇。等到就業以後才知道....原來只懂皮毛....
" V4 t% m5 y0 y
6 e) x( |) y' i! P8 n% a2 W其實IC Layout培訓課程的目的是希望培訓出可以獨立佈局工作的工程師,因為有不同屬性的培訓單位,所以課程內容也不同
, C; |) Q. R* h; r然而回歸原點,探討IC Layout工作內容需要做什麼,才會知道什麼樣的培訓課程才是正確的選擇,不會浪費時間金錢。
6 D1 j; z) v* Q- x9 A那麼佈局工作流程包含哪些?2 Q5 {2 g0 @: I4 s9 Q9 t4 w1 h
- 專案派發 & LAYOUT PREVIEW
- 申請design rule並且進行研讀分析
- 專案規劃
- 進行元件庫(Cell Library)佈局,同時驗證DRC,LVS,ERC
- 進行BLOCK CELL佈局,同時驗證DRC,LVS,ERC,LPE進行I/O ESD PAD CELL佈局,同時驗證DRC,LVS,ERC,LPE
- 進行TOP CELL佈局 AND ROUTING,同時驗證DRC,LVS,ERC,LPE
- PRINT ALL REPORTS AND LAYOUT PLOT
- LAYOUT REVIEW
- 進行最後補強修正
- LEADFRAME 測試是否可以順利BOUNDING是否需要修改
- OUTFORM AND TAPE OUT
- README FILE AND RELEASE PROJECT
這是工作流程,期間有可能會進行不同的選擇 F1 p o* i8 F" h, l& Q, q
- 專案類型:FULL CHIP/IP/BLOCK/CELL
- 佈局模式:DIGITAL/ANALOG(INCLUDE RF)/MIXED MODE。
- 佈局方式:FULLY/APR
- 佈局工具:VIRTUOSO/LAKER/TANNER/MAGIC.....
- 驗證工具:ASSURRA(好像是這樣拼的)/DRACULA/CALIBRE
依照不同的專案需求,會有不同的組合去進行佈局工作流程,FULLY和APR不同流程,APR流程較為簡化僅需要會操作佈局軟體產生DEVICE就可以了,10項全能的佈局工程師應該有能力作FULLY LAYOUT。0 o: k" T. p* \+ b B' d' @# @
" w: G. c. Q8 K7 l B目前培訓課程規劃內容來看優缺點:
' ~$ X A' G4 _" ]8 C! e5 T- 思源基金會培訓課程(210小時製程,VLSI,佈局分開授課→大學課程):傾向軟體操作學習,以CELL BASE為主要佈局實作,主要在學習自動化產生元件庫,和軟體所提供的便利性,可以充分利用該工具佈局。習慣用佈局工具產生元件的佈局工程師,因為軟體幫忙所以佈局速度看似很快,其實不然。因為鮮少自己LAYOUT DEVICE,當遇到新工作使用不同佈局工具的時候就很容易出狀況,例如應該有哪些LAYERS,有哪些RULES都不熟悉,於是佈局速度大幅下降。轉換工作也多半是相同工具的環境,大部分工作機會為有採購該EDA TOOL之公司。
- 自強基金會培訓課程(簡榮貴老師255小時全佈局實物整合培訓課程):傾向完整佈局觀念以及技術養成,整合製程、電學和佈局的教學,以獨立完整晶片製作觀念,從製程和DESIGN RULE解讀開始,UNIX環境,VI指令,TF檔案和DRF檔案等說明,除了整合FULLY和APR唯一的CELL BASE觀念以外,還包含被動元件,I/O ESD PAD,ANALOG LAYOUT SKILL,驗證除錯技巧,COMMAND FILE編寫,專案規劃等課程全部佈局實作。由於採用佈局工具的基本功能就可以自行快速完成佈局圖,因此轉換任何工具只需要鮮少時間就可以適應,佈局速度不會受到大影響。因為有完整晶片觀念,且結合電學因此佈局觀念非常扎實,『所以才可以說是佈局設計』,工作機會廣,有許多大型公司單位比較不同培訓課程學員素質以後指定此課程學員。
- 學術單位培訓課程:傾向小單元特殊電路佈局養成。採用學術界(CIC)使用的工具。並非常態性開課。
- 學術界(大學及研究所):從製程,VLSI電路設計與模擬,類比電路設計,因為套用CIC CELL LIBRARY以及I/O ESD PAD,所以看不到這些CELL的佈局圖形,甚至只有作局部電路佈局,所以沒有整顆晶片完整實作,觀念自然不夠扎實。
當了解各培訓課程內容以後,不難發現在各IC LAYOUT討論版出現的問題,就可以看出是從哪個培訓單位結訓的,$ I* ], h2 Y4 f c7 v8 X
舉例
+ m' Y8 e7 r0 B; b; U問:請問電阻要怎麼畫?5 Y3 z; T0 c, ]6 V( v2 G$ X/ c2 n
→除了自強基金會的簡老師課程有實作說明,其他培訓課程大都沒有教學實作,當然不會知道啦
8 N, R( R3 g4 S問:ESD怎麼畫?
( S' w X* t5 d- i/ u6 x; C→除了自強基金會的簡老師課程有實作說明,其他培訓課程沒有教學實作,當然不會知道啦
% I9 F& [5 P' j問:我的製程是TSMC035 2P4M,請問在PAD下面要畫METAL4嗎?
6 X* X+ I; a( l% `- W) a/ H: e' [→除了自強基金會的簡老師課程有實作說明,其他培訓課程大都沒有教學實作,當然不會知道啦: Z0 \: w2 i g" u
問:我有GROUND SHORT問題,爲什麼LVS,ERC,DRC沒有出現錯誤訊息,結果實際測量IC卻發現短路?: R; O0 S, E% U- }% n
→除了自強基金會的簡老師課程有說明,其他培訓課程沒有教學實作,當然不會知道啦
0 f3 C% C$ ?! U+ H4 D6 c問:請問什麼叫做LATCH-UP?% e8 o! I, ~; x2 `" [( n
→除了自強基金會的簡老師課程有實作說明,其他培訓課程沒有說明,當然不會知道啦
/ A9 @# S' W; }6 k問:爲什麼RD總是在改電路,害佈局工程師要一直加班?5 R0 q, o5 L, U. Y
→除了自強基金會的簡老師課程有實作說明,其他培訓課程沒有說明,當然不會知道啦
7 z3 }$ |5 c1 K4 t問:你知道怎麼樣才能減少LAYOUT不必要的時間浪費嗎?6 m/ f" o r' u7 t
→除了自強基金會的簡老師課程有實作說明,其他培訓課程沒有說明,當然不會知道啦
7 q2 q! V9 m$ G/ z0 Z% |! S' L問:我認為我的培訓課程最好,請問電阻器我要用哪一種來佈局?
& j) u1 p' f; a" B( R' {' \& m8 H→自認是最好的培訓課程,應該都會實作並了解應用,爲什麼你還要問呢?除了自強基金會的簡老師課程有實作說明,其他培訓課程沒有說明,當然不會知道啦+ f& j' T9 N+ f @. b) \
問:我認為我的培訓課程最好,請問電容器我要用哪一種來佈局?# J+ q, { }# R; K
→自認是最好的培訓課程,應該都會實作並了解應用,爲什麼你還要問呢?除了自強基金會的簡老師課程有實作說明,其他培訓課程沒有說明,當然不會知道啦
5 v/ s" F, e( q5 i; r1 |* k
. l( m6 v3 n' X; M
K( h/ R; T# _( g* J! l1 J看到很多人認為自己花錢所參訓的培訓單位最好,等到要換工作以後才會知道,原來懂得非常少。當沒有比較的時候,就不會有長短,當有比較的時候,就能一較長短。
5 r& E9 ?0 A- H4 { # ^6 K& W. i8 n9 n+ M* a, k) h2 z
培訓課程好與壞,在於授課內容的完整性和實用性,以及講師實務經驗和教學經驗。很多ㄧ之半解的人因為年資每年會累加,於是掛名公司主管,卻不見得專業能力成正比。卻因為掛名主管,所以開始教學,為了教學說服力,所以自吹自擂佈局經驗有多好,說穿了也只是按照RULE畫圖,完全沒有電性,只能夠騙外行的初學者而已。* G* X; s) P+ X! y' {# c3 Y [' ^
* w! U6 Z' H/ h- |0 x0 o7 ?全台灣現在擁有佈局實務豐富經驗,從製程+DESIGN RULE+數位/類比佈局+I/O ESD PAD+COMMAND FILE編寫+專案規劃+完整獨立完成晶片FULLY佈局上百顆+APR24顆的人不多,這些真正專業人士大多擁有15年以上年資經驗,也就是台灣剛有半導體設計(民國73年)的那些前輩目前大約40歲以上。
5 T6 k/ e- Y7 { }; L6 B0 r # _, K F1 ^/ Q+ u7 y! L
學習佈局設計當然要向這些有豐富"實務經驗"的專家前輩學習,而不是選擇唸幾本書做幾顆案子就來按照書本從事教學的後進。因為有很多晶片是靠經驗累積才能ㄧ次WORK。
5 e& L O- g. O. B
+ d' `7 M0 |% x- U最後想問:當你自我檢視佈局專業能力以後,你還認為自己的培訓單位是最好的嗎?( x2 V9 X9 c! i; R5 X. i+ r
: b3 g- ?% u3 N+ P) b* ]' k$ r
以上培訓課程內容若有更新還請幫忙補充,謝謝!" P( f+ [, m% z
2 C/ j5 ?/ v8 Z" |' }1 l
[ 本帖最後由 jkchien 於 2007-1-29 12:59 PM 編輯 ] |
|