IC設計的專案管理

chip123

專案管理近來挺熱的，但不知IC設計公司，ASIC/VLSI的設計過程中是否都有做專案管理？從工藝， 設計，流片，封裝，測試，試產以及最終量產的有關IC的專案管理的全過程，大家的作法是否都大同小異？有值得推薦與學習的獨門招數嗎？

yhchang

在此說說  我自家公司專案管理的情況

剛開始 公司有三個很傑出的PM  其中兩個是史丹佛畢業的
* J) A1 @4 z, B( @另外一個  幫助我們把新製程的 Device Model調好之後
也轉型作PM     
1 x+ ?/ Z4 J, Z1 v7 p
* H* k) S; Q1 _4 W! K+ Z) {從跟客戶談SPEC    跟RD互動  確定RD可以做得出來
" Q) i% G3 H: e接著大致上確定 RD Tape out的時程
9 r% y' F  \  Q3 v+ C% T估出一個合理的schedule
% z( T" t! d# W' Y& z, S. i* |
! L. G" D3 M- S4 o( I6 y9 @在尚未TAPE OUT這段期間  如果客戶需要  Behavior Model
  C3 [" F0 ~6 h+ e& n# k就請RD提供給客戶
; B5 C3 d; f. X8 N" J
等到RD真的Tape out之後
1 L2 I, k4 F% W5 x8 T6 ?* }+ M, z接著要開始跟 FAB還有光罩廠  溝通  看看能不能 Super Hard Run去跑
7 T+ _& _+ q) S9 N4 `( C在成本與時間壓力下做個取捨
7 x( ]& w% K' }8 b5 E; ]2 P
* u* x% ]3 e; XWafer回來之後  RD跟Produce會開始做 Wafer Test 跟 Package Test
Check是否進 SPEC.
: {8 p, r9 Q, j6 [# Z, }7 b, i. Y以及 可靠度測試之後
確定沒有Bug 就要開始送 sample給客戶跨
2 h; i1 {) ~9 C% t/ |
0 v" o% S" R! k# w6 h6 D送給客戶跨之前  會有一段空窗期  可以先送 IBIS Model與 SPICE model給客戶
讓客戶做整合性的測試
- H2 O& R/ @# s5 j4 w( d' v, j
. M7 o, l$ M4 d5 H( Z$ L* x等到跨過,  就要開始作量產的動作.
" w/ E; a4 l5 @, Q3 k7 k中間有測試失敗 或者是沒有跨過的情況
  ]; [3 o9 }- M5 v就要請RD改 一到兩層Metal光罩

+ ?0 l+ x- j5 T" S% m& q可以請FAB先做製程到 METAL光罩前
# H$ t' J! Q+ I# O: Y給RD足夠改版的時間

獨門招數倒覺得沒有
6 Q" Y! `; J4 \只是覺淂   一個專業的PM 需要具備的 能力實在太多了
" g. F9 p6 |+ O一個公司有強悍的PM  可以讓RD少走很多冤枉路  少浪費很多時間去作沒有人要買的產品

IC在提需求的時候  PM 必須要能夠抓到重點功能
而不是叫  RD全部都要做出來
: O3 s5 \7 b/ h0 Q  s) V預測市場又要精準   如果預測錯誤 又去壓  研發前後段的部門 肯定會被罵死
; e) f* V+ `) M! m6 G2 D( C: U% ~開會的時候  PM要夠強  才可以收斂 各部門頭頭的意見  讓會開得有效率又有意義

6 T# W+ j8 s" d0 e3 |最後我覺得可惜的是  公司最強的三個PM  已經走了兩個
+ I- C- P  p# `, b8 {* W9 S剩下一個  也變成像協理級的人物  根據彼德原理的說法   升到一個高位之後  就沒有看到這位老兄再有什麼精采的表現了
  r2 ^* |, y' m% `* X, x. T) B
8 ]9 Z3 ?  o! d4 M近一兩年來進來的PM  全無專業   只會問 Deadline  
壓各個研發部門進度    製作Trash 進度報表  給 好大喜功的CEO看
看起來就像個 傳聲蟲.   
- r2 N/ I4 b" a, h8 o. I甚至有時候跟它們提一些 重要的訊息  請它們回去告知主管 還會把這些訊息藏私.

[ 本帖最後由 yhchang 於 2008-1-29 11:37 PM 編輯 ]

yhchang

補充 兩個 RD可以少走冤枉路的做法

第一個就是 Device model的準確性
Device Model不準   RD就得為了模擬上明明進spec
7 J$ t6 Q# B/ R% b. f- Ohardware 回來卻 飄掉的問題  不斷的改版
不只是 一直浪費研發人員的時間   也把公司產品推上量產的時間不斷延後.

7 q: e% q1 s5 d  U; B4 r( `第二個就是  PM與Marketing 必須要制定合理的銷售策略
0 E  n! e( X& M' M& V正確的看出 未來的趨勢
! D/ \" B  t' M3 _趨勢看不正確  最後就只能 叫RD 作一大堆option在同一個Mask裡面
其實  越多產品 combine 在一起   乍看之下 好像一網打盡
$ z0 a0 m* A' q4 ^$ l0 s! R2 x! c實質上  卻把  每一種產品的競爭力 都打趴了  (Die Size增加, IC在市場存活時間減少)

jacky002

對第二個部分
=================================================================================
第二個就是  PM與Marketing 必須要制定合理的銷售策略
0 ~  }& ?( s/ k' [正確的看出 未來的趨勢
趨勢看不正確  最後就只能 叫RD 作一大堆option在同一個Mask裡面
其實  越多產品 combine 在一起   乍看之下 好像一網打盡
實質上  卻把  每一種產品的競爭力 都打趴了  (Die Size增加, IC在市場存活時間減少)
=================================================================================
9 A! G! j1 j" _, W0 C' P所言確實，但這也就是PM與Marketing難為的地方。
為了要能保證產品一定要能有賣點又不會被顧客說規格開得不漂亮，
其實真的也是普遍的現象。
試問哪個PM與Marketing在開規格只是關起門來，自己說了算?
我相信一定是收集市場與顧客的資料，然後才敢將產品規格訂下來。
, A2 a4 O1 d+ g  X+ F( `* p雖然我正在往PM與Marketing的方向邁進，但身為RD的我，
4 ^2 B' ~/ D, U. N其實這兩種不同的角色我都能體會。
是否大家有不同的看法，可以一起來討論，交換意見也不錯。

ranica

招聘公司：A famous IC company
招聘岗位：Project Leader
工作地点：Shanghai

- K  u' ~3 l( d岗位描述：
Job Description XX is looking for motivated engineers who can show they are capable of learning to work on complex IC designs, to the highest quality and in record time. XX’s engineers have expertise in delivering the lowest power solutions in advanced technologies, covering technologies down to 28nm, design sizes in excess of 300mm2, and applications from mobiles, to graphics and network IC's. XX works with leading EDA and IP companies, and its expertise has been recognised through its alliance partnerships with SMIC and TSMC. Depending on experience, key responsibilities will involve some of the following: · Development and optimisation of high performance and low power Soc physical implementation methodology · Working with European engineers to do block level and full chip floor planning, timing and power analysis, and P&R · Design consulting in customer's offices on physical implementation tasks · Interfacing with foundry and IP providers on IP imports and test definition.

0 V0 M  D1 E; [: f8 K& x) _  Q# @* H职位要求：
Desired Skills and Experience Some experience in physical design engineering coupled with a good degree and a desire to be at the leading edge of new technologies. The successful applicants will have exposure to at least some of the following areas: · Digital Soc chip design and implementation · Design automation and analysis using scripting languages, particular Tcl and Perl · Design Flows and the EDA tools, in particular tools from Magma, Mentor and Synopsys. Experience with tools from Apache and Azuro would be an advantage · Sign-off methodology and EDA tools for STA, Noise, Power, etc. · Structured design styles involving placed gates · ATPG tools and methodologies.