如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧

5 k5 I0 k" \3 B0 i不是違法電性
1 P. f1 j+ y7 x1 {% l, {9 `
3 i; i2 c4 L* @4 b我是這麼認為啦

可能有錯誤=.=+

yalon

Dear deg326 :
你要把 nmos 的 pwell 跟 P-sub 隔開,
Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
# w* ?# }/ F7 J, C
如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
# c! C% a7 m$ m$ Y
共勉.

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
6 {( m- f8 c# X4 e4 o在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
' I' h8 `0 N  I: P% klvs檔中並無iso
不過還是感謝大大提供這訊息
至少以後要這樣做的話
可以有個概念