Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18765|回復: 22
打印 上一主題 下一主題

[問題求助] 高压LDO 过冲问题!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-10-21 19:07:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
大家好,我现在在做一个高压LDO ,输入电源电压在8-16V,输出LDO 在5V, 输出电容1UF。 输出驱动电流在200mA.  运放输入使用低压5V 的NMOS.其他管子是高压的20V。
0 p, V; L6 [* F0 t% g  |0 [6 |问题:输入启动的时候 输出电压冲到7V左右,放电到5V要很长的时间。在加入负载200MA 时,输出正常。在驱动电流切换的时候突变电压也很大。请教高手帮忙解决解决!!+ T( J: @- O5 I, q; U
我把电路图和仿真结果传上来!!
0 S0 F& a2 b% e6 ]5 j9 B/ Q! v; g! ^' J8 h" F+ V
0 ~, Q' \- x- |% o, @: }
. h1 X; M7 P8 p/ B) v! N& _

6 Y4 l6 l7 W4 X7 w. C; o4 s1 p# o4 W8 h% _  A) u
以下是 LDO 的相關討論:9 q4 z- H3 M- @/ t2 R$ C: U
Low Drop-Out Voltage Regulators 6 r" c1 f- x5 v6 G3 w; h
Rincón-Mora 《Analog IC Design with LDOs》
- }  R, {# c4 U; r* R. x; wPMOS Low_Dropout Voltage Regulator Introduction : W' m! M+ h# n0 G
LCD Driver 設計術語簡介[Chip123月刊資料]
% P: J9 W2 V2 ?The evolution of voltage regulators with focus on LDO[NS講義]
, C2 G) K! y+ S1 q# m7 ?Design of High-Performance Voltage Regulators
. @( B: o6 ~" V& h$ W请教有关LDO的问题0 a- w- J' f! @5 ~1 V
LDO DC-DC分壓電阻的疑問(等比例的差異!?)" ^! r& v/ a4 Y4 @! t
LDO测试$ f# Y: ?& S2 ?1 p) p1 g, v
3 g8 }5 E, R! V3 D( Q

) Y& V2 b) ?5 M; Q
6 Y5 d! E" L7 c9 x7 I[ 本帖最後由 sjhor 於 2009-5-14 11:40 PM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2008-10-21 19:12:40 | 只看該作者
基准是1.25V ,主要原因是在VFB 在开始为0 时,输出的电流很大给电容充电时输出电压达到7V ,放电时间很长 ,现在怎么防止过冲?有没有什么好的办法!!急急!!1 T3 s( i* B& F4 D& [2 c

2 ?9 w4 f/ V6 p0 T5 P9 J请高手帮忙!!万分感谢!!
3#
發表於 2008-10-21 23:31:36 | 只看該作者
R25和C18是为了作相位补偿吗?8 [& x* f$ r+ n$ |  w1 F0 T
启动时电压上冲是因为上电时power pmos M30处于ON状态,这会使得负载电容充电。
! k( |, K( t, y0 d把C18接到电源上应该可以改善上电过程中输出电压的上冲。
4#
發表於 2008-10-22 02:01:50 | 只看該作者
推 POWER-PMOS 的電流加到 50U 試試
7 w- C" B: Q5 M+ j/ A! Y我之前碰過這種問題  是這樣解決的
5#
 樓主| 發表於 2008-10-22 09:58:30 | 只看該作者
我加大推懂M30 的电流,过冲很小了,但是怎么减少负载驱动在转换时候的突变电压,突然变大,变小,一般在60mV 左右
% C7 n  `2 o1 U3 [# Z( `7 K7 Y: i,我的在200mV,太大了。请指教!!
6#
發表於 2008-10-22 13:12:51 | 只看該作者
你這種LDO的架構我沒有見過和用過
- D# H6 U6 I) e, ?8 K所以無法以個人的經驗來提出建議
' T0 h+ w  t" W$ T1 i$ u2 f' P我純粹以我以前作過LDO的經驗和你的現象給一些個人看法8 p1 N% x4 D7 `
一般來說,若要縮短因為current loading的瞬間增加和減少而引起輸出電壓的突波,要從OP的頻率響應著手# j% ~4 {; {9 ~
這是因為OP是比較輸出的回授電壓和參考電壓的差值之後,然後將這個差值反映到控制M30
( }6 Q* E# M  H8 b2 `" \6 A3 f; [如果OP的頻率響應愈佳,表示OP處理和反應這差值的所需時間會愈短,如此一來,可以在突波上昇到還沒有那麼高時便被控制' P* G( M/ E/ H) A( M
除此之外,尚有加大M30的size和加大負載的電容這兩種作法,不過,這兩種作法都是在不更動OP的size和架構下所採用的方式$ v; |* w* m4 {) t( V. ~: U; Q' `8 w( I
若要作最根本的解法,需從OP本身的performance著手
7#
發表於 2008-10-22 15:43:19 | 只看該作者
原帖由 wxw622486 於 2008-10-22 09:58 AM 發表
* y$ n! C, J: b5 V6 O5 @6 x/ L我加大推懂M30 的电流,过冲很小了,但是怎么减少负载驱动在转换时候的突变电压,突然变大,变小,一般在60mV 左 ...

: ]% x: S  l8 Y7 N. L& E9 y+ c) H' S1 G4 c' F! w6 R
减小负载变化时输出波形的过冲可以从两方面入手:" Y( J1 }: J4 ?+ {8 i- i
1. 增大OP的GBW;( ?# \. X4 s! d7 V
2. 增大输出电容;(将1uF电容换成10uF的电容;)
8#
發表於 2008-10-22 16:06:34 | 只看該作者
input 6-18v output 5v!!!. such LDO really  exist. be intresting ing.
9#
 樓主| 發表於 2008-10-22 17:46:15 | 只看該作者
我们是根据客户的要求来做的,负载电容是固定不变的,只有改变OP 的参数,我再看看有没有好的解决办法??谢谢大家!!!
10#
 樓主| 發表於 2008-10-22 17:50:46 | 只看該作者
还想问问几个简单的问题:
3 t7 S6 i' ]$ P; S. [* n0 l+ q  \1,负载变化的时间一般多大??比如从0A到200MA , 上升的时间一般多久??
( Z$ W( p0 }% o1 A. j2,电源的上升时间多久??LDO 的过冲一般多大??LDO输出恢复时间多久??" r' I9 y) k0 o- v, `
3.如果需要修改OP 的性能》》GBW 怎么变化??通过什么方式可以达到??谢谢!!
11#
 樓主| 發表於 2008-10-23 09:35:17 | 只看該作者
如果在输出大的PMOS 管和误差放大器之间加入一个BUFFER 会不会减少OVERSHOOT???很多电路加如BUFFER 的目的是什么??谢谢!!
12#
發表於 2008-10-23 10:58:47 | 只看該作者
负载变化的时间依照负载类型的不同而不同,不好一概而论,而且在设计中需要考虑到最坏的情况,在仿真中用理想开关比较好一点。
# ^. t- V9 O& Z7 L一般电源的上电时间在ms级,ldo的过冲一般在100mV左右,输出的恢复时间和你ldo环路的GBW直接相关,GBW越大,恢复时间越短& s9 u! B7 N/ r  a0 z" @( T0 Z( |
增加OP的工作电流可以增大GBW,4 o3 s) }  H% E: m$ J1 S* A7 u5 I: d
另外,也可以采用transient-enhance technique(Slew rate enhancement technique)来改善瞬态响应的性能
13#
發表於 2008-10-23 11:02:46 | 只看該作者
以下几篇paper供你参考,希望对你有用!

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
14#
發表於 2008-10-23 11:12:22 | 只看該作者
加buffer是为了环路的稳定性。应为OP的输出阻抗较大,它和pass device形成一个低频极点,另外,输出负载电阻电容也形成一个低频极点,这样就有两个低频极点造成环路不稳定。
! E& D, e% R7 D: k. c加buffer可以将OP的输出极点移动高频,同时也是引入buffer输出和pass device产生的一个极点。
$ u* D; q8 D  R只有保证输出极点为足够低时才能保证环路的稳定性。
15#
 樓主| 發表於 2008-10-24 09:03:50 | 只看該作者
谢谢大家的帮忙,我回去好好学习学习!!
( g" q. Z3 \8 _2 F# [2 h6 d( I
3 O5 _" s! S2 {' \1 O" P万分感谢!!
16#
發表於 2008-10-27 17:38:06 | 只看該作者
原帖由 fmgay 於 2008-10-23 11:12 AM 發表
" V+ }* D, ]3 R尼峖角@个低频极点,这样就有两个低频极点造成环路不稳定。
. @7 K$ a- p1 E( D布O引入buffer输出和pass device产生的一个极点。4 ]% q  ?8 u7 u% ^! T' k1 c5 N
只有保 ...

9 o! }: a3 m6 j" T2 f' X我觉得这幅图里好像就有类似buffer的了?M78和M115就起到了降低输出电阻的作用!
17#
發表於 2008-10-28 23:14:11 | 只看該作者
M78/M115是common source stage, 是提供gain, 並非buffer
% K4 [8 }) m+ C1 J6 I1 y
1 }9 a! Z2 Y4 v" F8 `6 h+ z1. 這個東西的前面部分就是一個current-mirror amplifier  1 y0 D# o$ C, P* B
    加一個輸出PMOS5 m  _" \+ j, `% {
2. 加大輸出電容可以防止over-shoot6 {8 e1 W5 d! _; q, n. y" e- F
3. 應該如fmgay說的R25和C18可以對Power, PSRR也會好些6 B: t1 p5 }$ X" c) ~1 C) |
4. 可以並一個電容在Rfb, 就是電路圖的R15, k+ b7 a4 n4 j* o# g3 D+ U
5. 加限流電路, 降低over-shoot/ j9 Z2 S. Y8 e/ q6 B9 x
6. 加軟啟動電路
18#
發表於 2008-10-29 12:45:31 | 只看該作者
原帖由 semico_ljj 於 2008-10-27 05:38 PM 發表 % }$ `  o6 a  H

% u2 A' v: U& C7 w我觉得这幅图里好像就有类似buffer的了?M78和M115就起到了降低输出电阻的作用!
9 d/ ?( y' X  p0 Q0 V* s
M78和M15的输出阻抗很大的,不是做buffer用的。如楼上版主所说,是起放大作用的。
19#
發表於 2009-1-4 11:59:31 | 只看該作者
学写了,我们正在做的LDO也有个过冲问题,想办法中,试试各位说的方法,^_^。
20#
發表於 2009-1-4 17:14:09 | 只看該作者

回復 17# 的帖子

好像确是一个current-mirror amplifier,但是电流比例是1:1,比如M14/M115 ,M81/M78,这样有什么好处,其实并没有提供实质的增益啊!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-25 09:51 PM , Processed in 0.198011 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表