模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

2 h3 k4 U1 w# V0 b我兩端的DC LEVEL大約是1.2V
  z6 \5 p( i/ N8 L; m8 B
3 L/ ]' M' V* k4 e所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度

6 p' T" x) @$ O4 k8 x) }& r; |. `我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V

EX:
3 ~& a9 e# y, J  z: M
VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1

) g; x+ E+ Q8 l1 |.
.
% K3 [5 V* F- X7 t4 h$ i0 O' K.
當然最後是看vdb(out)和 vp(out)

但為什麼寫成這兩種方式,phase會不太一樣呢?

/ J0 ~5 R2 U# [& [" U+ j7 V方式1:
! F0 h: r" ^6 @. m! \) {; QVP  P 0 DC 1.2
- W- x. d4 E+ i* Y& kVN  N 0 DC 1.2 AC 1

" J" `8 _3 x% F7 i' g方式2:
VP  P 0 DC 1.2 AC 1
VN  N 0 DC 1.2
! S2 y) N, s! O& |" A
方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
" q" N9 C% G7 s* @3 R* d方式2,出來的PHASE是180往下掉,直接看0 db的度數
( ]# ^4 I0 w: a" g* d0 f
" N! n: F1 q' M, u4 T. c# G理論上兩個從0db對到的phase應該要一樣吧
+ z8 l3 W+ ^, `, o% L5 f! Z
7 M* a) t8 y& X' X可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度
# c; K: ^6 \0 f, t6 N9 J4 W- j
4 h4 M; z5 \' e/ l3 S0 o% \應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?

seanyang1337

Hello,
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
7 c8 Y% d7 \' F8 J8 C那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
phase太低電路會不穩定
% j! c# @2 p0 v太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
2 h8 t: D$ F# r1 ?還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
" K" K0 t! v' @理想phase是不是60度最好?
phase太低電路會不穩定
5 O: U$ h! a& M  E; g( g太高的話有沒有什麼缺點呢?(ex:70~80)
$ P! ^# p/ v3 c! m

9 a; A6 }- ]6 n
! S" p7 h( u: k9 z( \+ G. N現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
. C- V9 z& T- S5 n: a% q: W( [7 d對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

- r: i( {- R0 M6 z" p4 |
4 y( c) m, {  a, R# x1 u! ~大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

  o& ^( e$ M6 x# L! c8 S: D" P2 D
; T+ y& q  [' N# J6 T6 d+ Z大大,沒錯,我描述顛倒了
( F! r2 K+ d% O" W, b3 `通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。