请问：TSMC工艺下画版图遇到的问题？

lily3637

1画版图的时候出现这个的错误提示，如何解决？
LAT.3P { @ N-well pickup OD to PMOS space > 30um
. `! T  z( |5 m5 b/ n  NWELi_US = SIZE NWELi BY - 0.085 // 0.12/1.415 = 0.085
: V% o  ~( K; o  // 30/1.415 = 21.201, (0.6 + 2 * 0.085)/1.415 = 0.544
  NTAP_OS = SIZE NTAP BY 21.201 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
5 W, M2 A8 H9 _2 h: A2 n% D  PASD_FAR = PASD NOT NTAP_OS
2 e8 X2 U5 o; U! [/ J, n7 c, _  PASD_FAR_FILTER = SIZE PASD_FAR BY 30
5 z) W' m6 ~$ u  NTAP_NEAR = NTAP INTERACT PASD_FAR_FILTER
  // doing an more accurate sizing
: F# x6 a8 c3 S; r0 \: k' F5 C  NTAP_NEAR_OS = SIZE NTAP_NEAR BY 0.10
  NTAP_90_CORNER = INT NTAP_NEAR_OS < 0.06 ABUT==90 INTERSECTING ONLY REGION
  NTAP_OCT = NTAP_NEAR_OS NOT NTAP_90_CORNER
# `& t2 l# L& D4 E. U; b/ A  NTAP_135_CORNER = INT NTAP_OCT < 0.04 ABUT>134<136 INTERSECTING ONLY REGION
, U3 Y, N$ J5 n& G3 L  NTAP_HEX = NTAP_OCT NOT NTAP_135_CORNER
9 @- M3 u, A3 J3 \* J& y; R# A! N  // 30-0.10 = 29.9
  NTAP_HEX_OS = SIZE NTAP_HEX BY 29.9 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
  PASD_FAR NOT NTAP_HEX_OS
% W7 y8 T3 N* B' N}
! }2 V8 B( u1 [5 Y2.PMOS衬底要接VDD，请问要怎么接？

ulf

這條是再說pick up不夠密集吧?
" r$ M. s! R+ Y7 y因為rule規定30um之內要有一個pick up
0 F. ^% f! _2 L3 b7 EPMOS的話 就是給個VDD的pick up吧?

, G7 w( f8 n+ q應該是這樣吧? 因為我也是剛接觸的新人
請多指教 謝謝

' H  N, _% T# g4 v. S& \怎麼接..
) N, z9 |/ U" `" _就作一個N+ OD 然後從VDD接電源上去給它
這樣就是PMOS的pick up了
/ ]. _6 `$ |) E% l
  J' r. ^) U1 B9 n; B- h) ^  }[ 本帖最後由 ulf 於 2008-8-15 11:09 PM 編輯 ]

瓦片小屋

这个就是你的电源与地的衬底打的不过密集，与衬底连接的两个点相对于你报错的地方都超过了30um，所以才会报这样的错误。

o_alice

多加点subtrate，这对layout是有好处的。

linger809

这个问题指的是你的nwell pick up和pmos距离太远了，虽然pmos的衬底也是接到了vdd,但是由于距离
太远，衬底偏置效应就会很严重，所以报出来的结果是有LATCH UP风险，最远的pickup只能是30um,rule
" j1 j1 C; q+ \) Y8 u3 T" x8 x5 P7 S规定不能再比30大，>30　LATCH UP风险就会变的很大.同理nmos是一样的道理.

motofatfat

PICK UP  指 BODY 那個 PIN 轉換成 LAYOUT
9 E# @0 k; F7 j$ I$ C; ZPMOS ㄉ BODY 是 NWELL    用 N+OD 連接  即 NWELL 中 ㄉ N+OD
( w, u5 o9 M0 `. D- N+ bNMOS ㄉ BODY 是 P-SUB     用 P+OD 連接  即 P-SUB 中ㄉ P+OD

terriours

这条rule是为了防止latch-up的，意思是说你的nwell的偏执做的不够，应该在每30um的地方有这样一个nwell的偏执，只要在每30um的地方加一条nwell偏执就可以了。