模擬時要過幾個 Corner 才敢去 taped-out?

shaq

請問板上的前輩，在模擬時你們都過幾個 Corner？
! ~# G) X# W1 }6 r4 l
我公司的學長是說過 SS@-40, TT@25, FF@135 這三個就好
也就是不跑 SF 與 FS

# q' J! i- V( w, w- V' z1 ~/ u3 z大家呢？

poseidonpid

TT@25:這是一定要跑的
% J6 x9 I2 X* e8 \SS@-40  FF@135 : 這二種情況是最差的corner，如果都過的話，SF FS應該都會過，而且如果有用到BJT的話，有的Lib 就沒有FS SF 這二種corner可以跑。
而溫度也是看應用啦，有的低溫只要到-20 高溫到80度即可。

2 T0 M  s0 R# i& L7 n5 z( I' u3 a[ 本帖最後由 poseidonpid 於 2008-8-14 11:19 AM 編輯 ]

shaq

原帖由 poseidonpid 於 2008-8-14 11:16 AM 發表
/ Z. M$ D- ~( ?' h' v; RTT@25:這是一定要跑的
SS@-40  FF@135 : 這二種情況是最差的corner，如果都過的話，SF FS應該都會過，而且如果有用到BJT的話，有的Lib 就沒有FS SF 這二種corner可以跑。
而溫度也是看應用啦，有的低溫只要到-20 高 ...

: X- G( a9 ~, r3 ~# {
8 S1 i( W0 @3 Z  R3 [& y5 w. |對了，那請問一下
$ u5 V1 n$ z  B, H2 I
如果要跑 SF, FS 的話，溫度是定在  25度就好了嗎？

finster

一般來說,只要跑TT,FF,SS就可以了
不過,如果是要負責產品的,我建議SF,FS都要跑,而且要配合高低溫變化
; n5 k- @6 R* R; j一般來說,製程的漂移絕大部份都會在TT,尤其是TSMC或者UMC之類的製程廠,其製程技術都己能夠控制的非常精準
6 C& U) k& O! j) u) W不過,如果是二線的製程廠,或者大陸廠,其實製程的漂移量還蠻大的,我曾遇過TT,FF,SS都符合SPEC.,但卻fail在SF或者FS corner,原因是製程廠的漂移量太大了,導致PMOS和NMOS在兩者最為極端的情況(SF和FS)跑到loss control的問題
& \2 U- s( Y& q; k
經此之後,我的要求就變成:若是一線的製程廠,確實TT,FF,SS應該就足夠了,但如果是二線的製程廠,那我會多跑SF,FS再配合高溫和低溫的變化,寧可在tape-out前多跑一些corner case,也千萬不要拿自己的設計能力的信譽來跟製程廠的技術對賭

billywei

我推薦45種corner都要sim
至於是哪45種..(TT,FF,SS,FS.SF)*(125, 60, -40)*(highV, V, lowV)=5*3*3=45
相信TT,FF,SS,FS,SF大家都知道
! B' h) F4 j$ ?125,60,-40是溫度
% `5 b" s$ }% @8 ^high V, V, low V 指的是VDD的變動..一般是+-10%
0 H, K' e, c/ t5 s% g* w' y! c因為之前有做過一個chip..就是沒check過全部的corner..剛好在很特定的情況下chip會死
8 E8 D  ]* r1 D) c# E) @3 G畢竟...在chip tape out 之前..怎麼sim都還來得及
等到chip tape out...就一切都來不及了..畢竟每改版一次..都是花一大筆錢..
7 [. y7 _- A! E% C可能你會問..45個corner..有必要嗎..???.
可以利用script來減少你sim的複雜度...
相信我...事前工作做的越好..總比等到chip回來之後被老闆叫去罰站來的好...

shaq

原帖由 billywei 於 2008-8-14 06:00 PM 發表
1 H5 ?4 `6 E9 n- z我推薦45種corner都要sim
至於是哪45種..(TT,FF,SS,FS.SF)*(125, 60, -40)*(highV, V, lowV)=5*3*3=45
' y) @' P! L; Y: M3 j相信TT,FF,SS,FS,SF大家都知道
, r' x1 m+ s6 V125,60,-40是溫度
% I# L8 ]. w$ ^, k. h; Qhigh V, V, low V 指的是VDD的變動..一般是+-10%
7 y- G+ ]! X5 @" U- @+ ]. ~5 f% q因為之前 ...

, o! i2 s3 N+ O. X) x7 K+ r
雖然可用 script 解決重覆輸入的問題，但有時大電路 sim. 下去就1~2天的...有的還要 sim. 好幾個星期（ex. sigma-delta modulator)

45個 corner 都跑完的話...嗯....好像有點困難 -.-

; N7 u9 p. X: Z& T6 K( w2 v而且如果一次丟滿全公司的工作站，那其他人不就不用玩了 XDDDD

Frank_wu

日本某公司(做MCU的大公司)規定要模擬405個條件才可Tap-out...
我覺得最重要是由CHIP的單價決定....

langrange

我們這邊以前做過一個電路，沒有跑過工藝角，流片回來竟然還能用
7 ^- N% a/ }6 ?9 D前兩天我跑工藝角，竟然還有人問我在幹什麼。。。。

jackrabbit

我個人的習慣是做block時就把corner, 溫度, VDD, 電阻這四種的variation都組合跑過
但有些是你在選電路架構時就會先考慮了
% k3 n1 ?; {$ Z. C. h% P; S$ k例如VDD variation的影響(PSRR, cascode不要壓到...,etc.), R variation影響(type, matching, TC..,etc)
等完成後就可以縮小到跑corner+溫度就好, 有時間再把VDD 跟電阻加進來驗證
5 H' L: X4 P- R' S' H" B: OSF, FS 有時很tricky, 若你電路裡有P/NMOS串成一串的電路, 而且會應用到其Vth特性時, 建議要看一下~~
3 b) U5 ?7 ]( ~& s! f
1 b; z- [' b* s' T  i* B4 V若每個block都先check過了, top整合時就挑幾個critical case跑, 時間越多就跑越多組

langrange

還得跑下monte carlo吧，我前一段聽有人說他們MC要跑100個點的