How-to Migrate from DDR2 to DDR3 Design Considerations

Web

Maximize Performance!?
What makes a good memory controller?

Speaker: Willy Huang, Director of AP Sales, Denali Software1,42p, 486KB

" z, Q0 o4 j% A: ODatabahn Memory Controller Overview
– Capability, Configurability and Interfacing
$ D* f1 F0 z' ^. s* Q- vHard PHY Overview
Roadmaps and Conclusion
+ Y; v0 Y. ~" K
- U# Y) ?4 O$ x; Y7 l9 V

遊客，如果您要查看本帖隱藏內容請回復

jacky002

下載看看對工作是否有幫助.

masonchung

It  can be more help for design

yhchang

我看了 我覺得是還不錯的資料
DRAM 基本上很難在High SPEED 與LOWER POWER上
2 Z0 D- P/ j/ c  z, @& ^達到雙贏  想要LOW POWER 勢必要加入很多省電的控制機制
+ h+ C; N" }- @3 ]! _6 ?所以 DIE SIZE也小不下去 但是我們公司還是強迫RD要把這兩樣東西
做在同一套光罩上  而且Schedule只給兩個月 基本上我對這樣的安排很無言...

ccceic91g

感謝大大無私的分享~~
感謝大大無私的分享~~

raymondcao

我现在在设计DDR2 Controller ，在FPGA验证中出现问题，如何在FPGA中实现HY功能，或者说不用PHY可以实现DDR2 controller 在FPGA的验证吗？请教了

johndoedie

大感謝!最近正在研究這個主題，趕快來拜讀一下。

teaman

謝謝分享  
老闆希望快點進入DDR3的世代
- \% t% h  W: F& ~# Q6 F4 L操的很凶
' m: U9 k" x4 b: i2 O+ F# Z' M希望能得到幫助

faradayken

多學些
5 Q5 f; j1 \3 h" z" e1 x% j! L
Databahn Memory Controller Overview
– Capability, Configurability and Interfacing
" q& @. `+ X3 \5 N$ I# v3 n) _Hard PHY Overview
Roadmaps and Conclusion

kaosci

非常感謝拉....剛好對這部分資訊很缺乏，可以拿來好好研究

xp212125o

感謝分享
正好有用到
先下載來看看
thank you very much~

jaster

最近正在研究這部分的資訊
- ?0 ^( t$ [, t  X4 H) G# _0 s9 p+ M7 G3 K感謝分享

maimh

下載看看....看看是否對目前工作有幫助

fufu1119

4年前做過SDR SDRAM, 目前需要做DDR2/DDR3, 希望這是一份不錯的參考資料, 謝謝分享!

jumliang

感謝分享~~DRAM controller (DDR2 and DDR3)....應該很有幫助

ltake

hope helpful~~~
9 V! y! f  T6 N" }: \: dThanks for sharing

alienwarejian