設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 訊號問題
返回列表 發新帖
查看: 2928|回復: 0
打印 上一主題 下一主題

[問題求助] 訊號問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-8-5 15:41:37 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問假如我設定clock高電位時會去讀資料( W, J  b0 ^/ D: q8 B7 `* E
它讀完data後,沒做任何清除data的動作,9 J/ d, N( F4 p7 H7 A9 s) e6 R+ e/ O; [
等到下一次我要去讀取新的data時,
3 q/ m, L+ ^9 W0 E原先的data還會在嗎?還是會發生什麼事?$ O& L( N" o5 n
! R2 }# B2 q7 _& R6 Q! \
麻煩各位大大了~謝謝!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 11:33 AM , Processed in 0.148008 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表