請教:如何確定鏡電流源電路中MOS管W/L比最優值

CHIP321

請問，在設計鏡電流源電路時，MOS管W/L選取多大比例時，最終結果的偏差最小，是否有最佳比例呢。

finster

這種是沒有標準答案的
因為在設計current mirror時,需考量到PMOS和NMOS的channel length和width的相互比例
有時候PMOS的length要遠比width大,有時候則會相反,需視應用的電路與情況來調整
/ y7 F6 o9 b& {9 B% d% |
另外,在current mirror設計上,若無特別情況,建議你採用cascode架構來設計
& j8 Q4 D! V; I. I在Razavi所寫的一本書中就有提到current mirror用單一級和cascode兩者的差異

CHIP321

謝謝，finster，Razavi那本書關于cascode的電路也有粗略研讀過，不過可能研讀的太不仔細，一定要再好好在學習下。
# Y1 d. ~, N5 S. ^# P3 P5 r! L
* b2 \3 S  Y! y* u2 s1 [其實我的本意是想從工藝，Layout，model，或實際應用的角度來尋找一個優化原則，或者是約束性質的原則。比如通常bandgap里PNP的1：10.
$ f& }: J1 k. S% F, t. t因為經常有看到有RD在使用接近最小工藝呎吋的管子或者相較於其他器件非常龐大，以及一些帶有小數位，版圖中很難比例分割的管子。
我想這樣的器件，恐怕會因為Etching，無法match，過大的電流，或者溫度而無法得到預期設計要求。
7 ~) H& m, h3 C# n
4 f, T/ p) ?& ~& T. t/ ?所以我想如果有一個就器件性能而言，如果存在使器件性能最接近理想值的l/w值的話，我們可以在維持總L/W不變的情況下，分割成多個最佳管並聯起來。
0 M  x* z; J- b9 e或許我一開始就走入了誤區，就如finster大大所說，另外換用一種可靠性更高的架搆可能更實際些吧。

[ 本帖最後由 CHIP321 於 2008-7-23 11:34 PM 編輯 ]

finster

給你一個很普遍且很基本的觀念,在設計類比電路中,若是有用到數位電路或者反相器或者傳輸器之類的,length一定是用minimum length,若是current source, OP Amp, Comparator, Bandgap reference circuit, driver or receiver, folded-cascode OP ....等,除非有持殊考量,不然一個好的類比電路設計者不會用到minimum length,這是一個很基本的觀念
不過,我卻遇過不少剛畢業的學生卻時常犯了這個錯誤,以致於相同的電路,交給剛畢業的去模擬卻無法達到規格要求,換了一個己在業界工作多年的同事來設計,相同的電路,不同的size卻可以輕易達到規格要求
對於current source或者current mirror來說,要mirror current並不難,也沒有所謂的最佳比例值,不過,卻很在意阻抗的搭配問題,因為在current mirror架構中,是PMOS和NMOS相互串接的形式,如果PMOS和NMOS的比例值沒調好,很容易會造成問題,尤其是當你用minimum length的情況時
教科書並不會提這些,因為這是很基本的觀念,而且,不同的電路會有不同的調法和計算方式,很難有一個公式來計算最佳比例值的調法
% l1 ~, ~( R7 Y6 t+ k
[ 本帖最後由 finster 於 2008-7-24 09:45 AM 編輯 ]

hiyato

補充一個問題：
像是razavi第十一章bandgap所使用的自偏壓電流源與cascode的電流源來比，
# h. [8 v0 l! g0 Q( q+ t8 h通常大部分的設計者會選哪種？
還是依照各個電路的特性去做選擇呢?

finster

我個人是兩種都有用過,個人比較偏好用cascode架構
% s6 e* l* e9 {: C$ H& }不過,如果工作電壓不高,而且有限制最低工作電壓的話,那cascode架構就比較不適合,會改用一級的current mirror架構
' d& N) O( S- d. l8 s$ Z這是因為cascode架構會需要較多的電壓工作範圍,而這個條件對於本身工作電壓較低且有限制最低工作電壓的Bandgap reference circuit來說較難作到,絕大部份都會採用較少串接架構的方式來實現