bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
+ o* \" |% D! p所以，選了一篇paper裡有近似功能的bandgap。
. S  w5 J* {# {8 I7 b
4 ^3 ?2 Z: [6 ]# [9 T
而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
更不確定我的模擬到底對不對，只是覺得很像...


問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..
6 M1 a& ^8 [1 j7 R
: l1 E# q7 G' ]' S
" s3 {" B: n$ @# R以下是 bandgap voltage reference 的相關討論:
bandgap無法將壓差降低  
  g8 N" n2 V% e% U4 ~Band-gap BJT 如果 layout 不 match
9 I8 C: L, s- F9 p$ ^5 ubandgap電路的loop gain模擬
bandgap设计 仿真中的温度曲线问题！！
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
3 f' j' z/ t3 @3 c0 z3 KBandgapDC扫描温度特性时,不能正常工作


) a" A+ M7 g4 w. ?6 E( H
3 H7 i9 s# y6 R# \. w5 C7 S6 S[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
有符合你的specification嗎? 若有 就OK
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
% x& k4 V% ^' ]6 c3 a6 [6 u' c不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
7 O# d& y4 v% I7 T; @# ]* l這是sub-1v BGR的paper裡面發現的電路圖~~
1 H* l& ?  U, [它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。
; z1 C7 P' u* T
+ u! ]4 w% t, s3 Z$ R9 N  B- K我欲設計的壓值是Vref=0.6v~~
我的specification...恩....好像沒特地提到他的規格...
我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
, R9 N# ~0 j3 E! g$ O所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~
. f# x; ?3 I- d& Z9 e  |
如果....
1 K8 Z! n- d; q0 t' Z9 I% T% D有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
     左邊產生的偏壓還比合併的溫度係數好ㄟ
9 T5 [; ]3 d( C- q$ n9 Z. g2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
* s+ i. n- Z1 @2 z, q    跟論文比一下溫度係數
3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
嗯嗯~~~十萬分的對不起~~~
謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~
& e- @0 c8 Y- s2 k* K# W
回alab307 ，
4 T9 Z: K. A7 \# E+ M對啊~~大大也發現這個第一點的問題...原來真得不行.....
我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
; v3 R3 I% Y6 E) m2 i3 Q但不會很清楚的跑出模擬或製作過程。
5 i7 M6 e9 R. L% g- p恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD

******模擬過程******
因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
4 i4 a/ u9 n- f所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
vgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
而這樣，就設計出來了....
) r( q+ E7 o! A3 n9 {3 L" x*********************************************************
6 U! q* u3 V; L6 |. C3 S0 w  K
) j9 u/ \2 s3 E% o- Y+ e不過，還是有個問題....
因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
0 z1 ^5 q' s7 M2 x( @則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。
9 Q, r% k- {5 ?; I/ Z
$ `2 w# f0 X- ?* ~) I但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
3 d) j- ^! a, k6 I2 B0 ~9 b我怕layout的時候，面積會....唉唉唉~~
& e+ z$ w. @  u! X% m: j7 \+ ?' ~謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢
( v) E( Q) N6 T8 D4 A4 g8 x7 A
' c, P2 d2 }! _; l9 u" |  k) S$ b另外 R1和R2我加起來是305k而能
5 A, {5 K2 B, g2 ^7 b# E% z% s4 f之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
我的vref為240m