放大器的單端輸出改雙端輸出

w765432001

" c6 x' X: d  H! `  ~3 H  z" `+ T7 C這是之前參考smith電子學上面的2 stage的運算放大器，
2 T* a" ^% c$ @/ C# r之前做過模擬，但現在因為要做別的應用，
& w3 p6 i$ C2 r& `) a# V需要將輸出改成雙端的，
有請教過學長，不過不知道是不是我模擬錯，
) s2 v- E# W4 x( `跑不太出來，
另外在Razavi的書上有看到雙端輸出的雙級放大器，
不過架構是另外一種，
所以想請問看看如果本來是如上圖這樣的放大器，
該怎樣修改成雙端輸出，謝謝
) e/ Z, O3 G7 J$ ~4 v8 r& x) E附上本來單端模擬的spice
6 {9 d' O! E' |. ~) ~! R5 a是根據180nm製程模擬的。

/ w3 e% h- t9 v) Q, \vdd vdd gnd dc 1.8v
; J3 `5 D; D+ |* g7 Vvss vss gnd dc 0v
Ibias vpg1 vss 15uA
r1 6 vpd5 3k
Cc out 6 0.6pf
Cl out vss 1pf
9 I7 Z4 c6 R/ q# |, D+ bm1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
m3 out vpg1 vdd vdd P_18 w=90u l=0.5u
6 J2 S* p4 k% n# b& h! Gm4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u
0 O9 ]4 L# {7 n$ @: P9 _m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
% g# e) ]/ X  {% |9 Em7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u
& X0 y( T+ G. H  P, J5 hm8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u
& m9 e$ R  B$ \; Z( L1 o0 E+ E2 l4 rm9 out vpd5 vss vss N_18 w=30u l=0.5u

mbission

若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可.
5 [+ X9 y% v2 U/ u- i1 Ndifferential output amplifier需有common mode feedback電路來確保inter-stage的common mode
2 t1 g4 T' u  P6 a! H5 x, p不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值
0 N' T. I3 A/ c) X; v( }

shaq

簡單來說，把右半部 copy 到左半部去，

% ~: C, {- K7 X: [M1, M2, M3 再用同一個偏壓點拉。
" e+ t8 S* ^* i! q. UM6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。

w765432001

: t% a" p3 V7 c1 g/ P( |& h感謝mbission與shaq提供意見，
: m5 s" l- p/ @* P2 I我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
: |3 r8 d& o( l# _& _, o* |下面是我cmfb電路
8 G. K3 y: g( i1 f/ p0 ], z
! H  k7 K9 w9 m* L! q  N不過這樣想請問因為我用到mos開關，
" H% [+ v. R( L3 A; s) W4 X通常我都用暫態在觀察，
而這樣我要如何量測op頻寬那些數據呢?
因為頻寬spice通常都用ac觀察，
; v3 j. x4 S/ N這樣開關該怎樣有作用。
順便想問看看我上面這樣接，有哪邊接錯嗎?
  ~. c9 r) a4 b5 Q或是可能會有什麼問題，
因為我把op拿去放在取樣維持放大電路(SHA)裡面，
出來的結果沒有很理想，
9 u, [0 T. o9 J" c. K& O輸出都跟不上輸入，可能是頻寬不夠，
但我原來單端那個OP頻寬有到200MHz，
' f. T6 G2 z. r3 Z0 A5 ^希望大家能給點建議，謝謝。

模擬SHA結果
! W  ]9 w! y8 k+ H

mbission

1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
2.接回去的點好像也不對,要構成負回授
: d0 n) F' h0 _( r+ ^3 ]  z3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential
  \/ u# ?9 q" @! v5 S' r7 u  input兩端及cmfb點設立初始值
1 N4 r4 L/ t6 C: P! ~; a再試一下吧

monkeybad

同意mbission
common mode feedback接的電壓有誤
8 V% _7 c6 H; ?0 B( |* |0 H另外如果是兩級的放大器 因為你都沒有採用diode接法
所以這兩級應該都要加CMFB 以確保dc準位

w765432001

感謝mbission以及版主提供意見~
$ b) z+ n* H, ^0 }4 `/ x我後來將電路圖改成上面這樣，
3 n0 v' e+ |) C後來請教我學長也發現cmfb應該接錯了，
: B& T4 S& t" z那我改成上面這樣還會有問題嗎?
不過我只要接一個CMFB電路，
那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，
4 g$ c/ l, J( t+ ^% `目前電路是這樣，還在模擬中，
' {* g4 f# V! k+ M) `( E$ A; K' X0 u有些還不是很懂，懇請賜教。

monkeybad

M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下
* b- D' r" L) \所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate

mbission

如果你第一級欲採用diode connected架構,基本上主極點會在第二級
+ A7 i; U9 `$ E2 z$ T* f; g" q1 SMiller補償也不需要了

w765432001

嗯嗯，我有去看了Razavi裡面提到的CMFB，
% ]. X& z6 k$ j% k2 H  }+ H5 l+ t但對於VB跟vcmfb拉回的點還是不太了解，
+ `; d0 _. {6 v) P* ?) {; f上圖我已經把M6和M7都改成diode-connected了，
; f# D$ l& R; v5 c$ o8 ?) }( s而結合mbission的意見，我把補償電容跟電阻都拿掉了，
3 `2 l6 x$ q+ p- ?- E$ f% ]$ Q但這樣我CMFB電路裡面vb要用哪一個?
如果vcmfb如版主所說，要給M1,M3的GATE，
我有試過vb選擇M2的gate，
" k3 l0 b( a" Y. V然後拉cmfb到M1 M3的gate，
這樣輸出取樣的波形還滿正常的，但是好像速度不夠，
都跟不上輸入的值，
1 v4 g/ q# \9 C; g! W# d
所以我懷疑我vb選錯了，
或者是哪邊弄錯了，
0 e4 _3 u+ W* s6 `2 z我繼續看看書本，有些還不是很懂，
2 l2 i1 }: p9 e% j3 i, Y歡迎大家提供意見給我

chungming

您好
' I. D  r$ I# w+ t3 r看到你的模擬圖後我到不覺得是速度不夠快
因為沒有slew rate limit的感覺
; w* g5 ?' L; K$ }+ e' R+ i每各step都有settling 到一各幾乎固定的值了
從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜
所以........光從模擬結果來看
有可能是OPA的gain不夠
因為你的OTA是current mirror single stage OTA
1 b3 U6 v: l2 S7 M/ H6 vgain ~ gm*B*ro , B是current mirror M7 & M8的比例
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
, O8 t' l9 t) l+ v# u0 ^當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
; _! {. h" s+ F5 J2 X貼各paper給你參考
這各paper我曾經有使用過
5 {! t7 v8 i5 V1 e不過沒用在向你那麼高的切換頻率下
paper中的UGF只有1.2M
. b8 u' z9 c6 Y# ?我改到約4M左右
看你的切換頻率有20M這麼高
( H. v; y; T0 d, N/ o6 N電流ㄍ一ㄥ一下或許有機會

mbission

你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近,
% H4 `6 }  F; i1 Z+ q) n然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
$ l1 ]1 p' u5 F2 e# a# mdifferential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....

w765432001

感謝大家的意見，
我有大致調出我的op雙端輸出，
+ y9 N5 x) q& T& ~不過我拿去接取樣維持電路又感覺有些問題，
9 i' s4 w9 k( T' g* c8 I因為我第一級採用diode-connected的接法，
2 |5 {: @4 q: }3 ?本來應該增益是gm4(ro4//ro6)
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)
由於這樣所以我增益就被大大降低，
本來有60多dB就不見了，
那我該怎麼辦勒
; D/ g/ g, T9 r& b: P, e4 f
還是我該用原先的架構接上兩個CMFB才能有高一點的增益
; W- r! v- U; q0 P) O2 S但是回授的觀念
接上回授又會降低增益(1+AB)
1 o' R* _/ p( V接上兩組不就降更低
如果真的要接上兩組，那我是不是如同mbission說的
一組接到M1&M3   那另一組就接到第一級的M2
這樣觀念對嗎?
3 g- z+ j& \5 O* L: D4 e9 v那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
然後在接上補償電容跟電阻。
- ?. `7 D" s. g9 I這樣想法對嗎?

mbission

建議你把第二級改成cascoded的架構(如果headroom夠的話)
如此就不用改變CMFB的部份,gain也應該會提升20dB以上
: `6 e2 E3 y1 s/ e2 C5 n1 H" D
7 Y; l/ K2 T- z. \另外導正你的觀念,所謂的回授路徑是存在於common mode path,對
2 \  f1 A" g8 N/ {, Jsignal path gain 不會有太大的影響