請問各位大大有關跑OPAMP模擬的問題 ~~~

ccmake23

請教各位大大
9 ^) Q6 t4 ]* ?9 l6 m小弟在跑OP的模擬的時候有一些疑問
7 a& e# z0 Z. T8 P  f甚是困惑
  ^' u" W+ y, S* j不知道有沒有大大可以幫小弟開釋一下
1.  http://0rz.tw/1340k
我們如果要跑單純的一個OP
會是直接畫像這樣的電路圖
然後用spice給Vin的電壓
之後去量output的電壓
再跟Vin相比之後得到A的db值嗎??
在設計一個OP的時候
大家會去跑像這樣的電路嗎??
0 r& J9 z+ y3 B' }# G  b" E跑出來的A(db)是不是只能看出這個OP的gain跟頻寬呢??
8 u0 F, v1 b+ L6 O1 I/ Y/ T還有沒有甚麼其他的用途??
另外在給Vin的時候,我看到書上的spice檔是寫  
Vin  a點  b點  dc  1  ac  1
這樣的意思是他給幾伏的ac訊號呢??
如果是1v的話,那放大器不是會飽和掉嗎??
怎麼可以求出Vout的值呢??
6 ^7 p# e3 O/ E
9 u% H/ i! }. `4 t; K2.  http://0rz.tw/9040H
這張圖他把電路加上一個很大的R跟C之後負回授
& X" j* V  }! p/ u5 a我不太了解他為什麼要這樣子接??
這樣子的量測跟上面的open-loop有甚麼不一樣呢??

7 o# p1 P- R2 x$ B6 B3.  http://0rz.tw/5040G
假設現在有一個這樣的系統
原先沒有大R跟大C的負回授系統
我們為了要檢查這個系統的穩定度
7 ?- E9 k, @3 D+ |% B3 K( J) |所以會去跑頻率響應
( J- j# {: x/ ?, {" ^; f這個意思是我們要去看A(Beta)的大小跟相位嗎??
0 J2 D$ N( O: T. C2 w書上的做法是在負回授的點上加入大R跟大C
& |9 ^0 E7 q0 n& `' ]: Y然後看V-端跟Vin的比值
他這樣子的求法還算是open-loop嗎??
3 O9 ~5 c0 v2 u* H! U& Y; i# ]還是算是close-loop??
這樣子求出來的比值是A(Beta)嗎??

# K7 ]; y2 x2 [" K. x9 z: V7 f假設有這樣子的系統
$ l, x1 j6 {9 y5 |, w, x8 I" a各位大大還會去跑單一OP的特性嗎??(gain的頻率響應)
! `; \3 R3 Y+ U" V/ |# l( C4 w1 I/ c還是直接看這個系統的穩定度呢??
" b, |/ I: w1 d
8 e* B. P) v. z3 `問題很多又很雜
6 W5 O0 M$ p7 {$ q9 X+ {小弟為此困惑良久
希望有大大可以給盞明燈
: w% B2 A; A+ S$ |. O  x在此先謝過嚕~~^^

geniushoho

1. 假設你OP內部是個two stage之類的OP架構
5 {* O+ L8 \5 q% {) r* s; D    你這樣接有問題，因為input的+/-必須要有一樣的common mode value
% l# J0 o) c$ e) D: y  B" r) m    假設是在1.8V的架構下 可能你的input必需都要接到0.9V的DC準位
    這圖只是利於教學，所以只保留AC部分來討論忽略DC
    Vin  a點  b點  dc  1  ac  1  ------->  dc是給他DC bias點 ac 輸入為1 並不是1v 只是利於模擬
, V6 @9 t9 k, y/ z, D     AC部分來看 Vout/Vin=Vout/1  所以你的gain就是Vout(dB)
( W1 `6 l+ |8 I     所以並不會飽和
2.  這電路名稱我忘了
     先討論DC部分 電容等效開路 所以就可以想成只有電阻接input- 到 output 單純的buffer效應
) @/ b: G* Y- \9 J, p$ _0 H$ j     input = output (因為input不能留電流所以這條路徑不會有壓降)
     AC時 因為電容很大 所以也會頻率到一定大小後也會像個buffer
3.  基本上看你要多少phase margin
     然後選擇OP的架構
" k0 A2 M2 N& p8 t    例如folded 他本身電路就有80幾度的margin 可以視為只有一個pole
% z, E% H$ I& u- v) Y0 T3 R    或者你用two stage設計 就要用頻率補償的方式
( l: C) i) Q3 T6 M    把第二個pole拉遠去設計

mbission

2.圖中放置大R跟C,在DC時,C相當於open,此時放大器相當於負回授,可以得到穩定的DC偏壓,做AC分析時,C相當於short(因為大C),此時大R可看為OP開路,做開迴路AC分析
( n% t" {8 K* k: K  r0 x: ~9 e給你做參考!!

geniushoho

2. AC分析我說錯了~~~sorry
6 n7 {3 e; d- F0 F/ ?# T0 Z8 h9 i: T   謝謝 mbission 指正

mbission

不客氣
. o) n' o* w* w) Q' D, B: Z一般AC的模擬方式是把R用大L代替
此外也可以用AC電阻跟DC電阻的方式

ccmake23

以下還有一些關於OP的接續問題想請教大大

' N3 Y* J) t( n  j1. 給ac 1 的實際意義是甚麼呢??
     有人說是為了運算方便,可是我比較想知道實際上的運算是怎麼樣算的呢??
      spice是怎麼算的呢??

5 Z4 G. Y+ A. ]5 ^. O" T( _0 e2. 一般而言跑單一OP模擬 都會用像http://0rz.tw/9040H 這個圖裡面的接法嗎??
     想知道一般工程師都是怎麼樣接的??跑單一的OP也要自己把他接成負回授,再加大R大C嗎??
     大大您回文的意思是,加了大R是為了要給負端一個跟正端一樣的直流偏壓
     使differential input的common mode 可以維持在一樣的直流偏壓嗎??
6 @; i3 k2 j% v' G8 ~: Q     在這個條件才可以再直流偏壓上面疊加小訊號,是這個意思嗎??
2 q% ^+ b2 i2 C; ~/ N5 G/ ~" U3 l     那麼用大C的原因是在分析小訊號的時候,因為我們要看A(Beta)的loop-gain的頻率響應
7 m: @. R: C9 \     所以需要把負回授打斷,所以用大電容使AC看到的是一個接地的樣子嗎??
" u+ C. x3 A3 }. D6 @4 H9 O) M
' c* f( L' D, B6 |$ u7 F/ |3.  http://0rz.tw/5040G  在這個回授系統裡面,也是會在負端加入大R大C,用意是跟單一OP接成回授且加入大R大C的
( Y. K+ s) m1 b1 Y1 Z+ y5 \     原理是一樣的嗎??  
& }- Q/ U/ y" T' D% Q
9 W9 `1 m+ i( {7 R+ F( s' m5 E問題很多
' @, j  p2 _& w: G+ @5 k% N) ?, |  p8 p真是不好意思
希望大大有空的話可以回答小弟一下
2 _* x: n/ S5 p3 X. M( R真的是非常感激唷~~~^^^^

finster

作op模擬時,是要看你的op應用在什麼電路,什麼情況,作何用途
" S0 X- W2 N' N- v- Q  o. vop基本上可分fold-cascode和two-stage兩種,而這兩種又可區分成p-type和n-type input兩種
6 L& D, M3 f$ @' t! t( `  ?; q6 R如果你的應用或者規格要用到rail-to-rail時,則是要同時用到p-type和n-type input的op
4 L8 A" g0 l& G8 O1 X7 }+ I
對spice來說,要看op的gain和phase,只要下vdb(out)和vp(out)即可看到input對output的gain和phase
* k; R6 v6 F5 o6 n/ h/ Z0 N至於spice是怎麼計算出來的,說真的,與其去計較spice是怎麼計算出來的,倒不如花心思去思考當你設計出來的op的gain和phase margin沒有達到預期時,你該如何調整op的size,你該如何從現有的波形中去推論出倒底你所設計的op是那個元件出了問題,而op中各個元件的相對關係又是怎樣子連帶變化的,layout的安排上又要如何佈局才會得到最小的layout面積,元件要如何擺放才會有最小的mismatching....等
6 O$ u: o4 f% D9 n* i* p# L* X8 Q7 pop的p/n mos數並不多,但區區這幾顆mos設計好的卻是一個大難題,尤其要配合到performance,low power,low area等要求時,設計難度更是高,知道理論是一會事,會模擬又是一會事,在業界真正要作的是接到project和specification,你就要設計出來,並且要知道那裡是關鍵
+ ~  t0 ~4 D1 h9 a, a
# k1 h# v( N% [( X作op模擬時,要看你的應用來決定你的負載,負回授的接法並不一定只有單純的r-c,像LDO的regulator的op,我就看gain和phase margin以及PSRR和電流消耗,如果是driver,那我就特別在意電流消耗,op的面積,offset和phase margin,gain就比較不那麼放在第一位,而且LDO和driver所接的負載並不同,所以在op模擬上兩者的考量情況就會不同,如果是應用在ADC,那又是另外一種考量和負載情況
* G$ C) ?. A: I我要說的是OP在不同的應用會有不同的考量和設計重點,OP的模擬,你參考CIC講義其實就可以了,CIC講義都有附上他們對OP模擬的建議指令和方法,這是基本OP的模擬作法,而應用在不同的需求會有不同的考量和設計重點,如何決定OP的size和設計出一個符合規格才是該要花心思去學習的

ccmake23

看到F大打了這麼多自己的經驗分享
' u# m; j; L. m: ]% [1 q; X小弟真是很感動
5 w  t7 V9 e  }: A8 q- |2 F7 q2 o& ~因為是類比新手
所以有很多東西都還在摸索當中
3 t: T% B6 g8 s$ H+ ^; T# A2 a/ i在這邊可以有一些有經驗的大大互相指教   真的是非常好的一個地方
因為不太想再占用太多的版面
) X" q/ s& a. H) o不知道F大有沒有EMAIL可以給小弟
# }" O5 s$ I' I私下再請教您問一些問題呢??
  U; U2 ^5 ~: K3 Z5 U: Z8 @因為我身邊可以討論的人比較少
; w1 E. H( M# ^. N! e3 q) L/ u所以希望可以跟您請教一些遭遇到的問題
若大大願意幫助小弟的話
9 |+ I! N$ O7 B' E5 ?7 F  t5 ?小弟的EMAIL是
! F" d; |, K; F. o1 ^davidwu.ep90g@nctu.edu.tw
! b: i9 u& H6 C1 u# `$ \希望大大可以回個信給我
或是回文跟小弟說一下MAIL ADD
1 J! J/ U' q! }0 k" Y非常感謝喔~~^^

kubela

請問誰有f大所說得cic講義（有關op模擬的指令），謝謝分享提供嚕！

anita66

很讚的東西,終於有大大提供資訊了,感謝您的無私分享,3Q~

semico_ljj

是“CIC HSPICE 講義”？

hyseresis

做AC分析時,要把AC,DC的路徑分開,而且要把OP AMP 的offset加進去才對,也就是說AC分析,要建立在對的DC點上,給您參考

yutian

finster能否提供一下你說的CIC講義嗎？謝謝共享。
4 Z" u0 H" m6 p* R想參考一下。

caikunming

运放是做模拟IC的基础啊，学好她做什么东西就不会很难了，至少上手也快了。

tom2003

本站有分享
7 f0 U2 P0 O4 m6 j: F0 Q% A, V
8 f8 p* f* n4 [" [" O8 O何必勞駕finster板大呢??

8 f! q' B& \+ V要花個錢買就是了....

erdong2000cn

op确实是很多模拟电路的基础，不过真的能把电路吃透了，确实需要下很多的功夫