電路設計中有哪幾種電容?

tanbo

請問各位先進:
$ A& }  K) V5 p# I
在layout上常會畫到電容,有mos電容,MIM電容...
' N/ n3 G1 c4 g1 Z
想請問還有哪些電容呢? 各種電容有哪些優缺點呢?

電路設計上是如何決定是要使用哪一種電容呢?
; n/ h% I" W/ a) `2 W
- R6 J8 T7 E- G" w) Q& H   謝謝!

winnie22

還有POLY TO POLY電容..
$ D( g" X$ k2 p: `* O! _$ E一般而言MIM與POLY TO POLY電容線性度較佳..

finster

製程上的電容有三種,一種是MIM電容,另外一種則是PIP電容,亦即Poly to Poly層的電容,不過,這種製程要用到有二層Poly的製程,一般的邏輯製程不會有兩層Poly,所以,會是比較特別的
. k4 j9 {, S. e; e% W# c最後一種則是MOS電容
如前面所提,MIM和PIP電容比較準且穩定(和MOS電容來比較),不過,缺點是製程上會有所限制
/ \/ I2 n/ {- x( G而MOS電容則沒有製程上的限制,不過,它的容值會隨著Gate電壓而有變化,所以,如果要有精確且穩定的電容值的話,那用MOS電容就很不明智
$ b0 C/ J- p5 z/ U' \: a
" y1 B1 b! r5 h一般來說,在ADC電路中會"儘量"少用MOS電容,除非真的萬不得以,又或者specification真的有很大的容許值,不然,絕大部份都是用MIM或者PIP電容,所以,作ADC電路絕大部份都是用類比製程而較少使用邏輯製程
$ C# `# A$ Y& A/ ^& y而像PLL,或者POR電路等,因為用到的電容較不嚴格,所以,用MOS電容大概就可以,不過,有些限制仍是需要在電路上克服或者應該要去避免的

tanbo

感謝大大的回應,讓我更加了解電容的特性和應用,印象中還有話過一種是利用metal成去疊起來的電容,專有名詞忘了...

finster

原帖由 tanbo 於 2008-4-20 10:12 PM 發表
/ U6 Q" Y0 n- x  V感謝大大的回應,讓我更加了解電容的特性和應用,印象中還有話過一種是利用metal成去疊起來的電容,專有名詞忘了...

0 {! b( E: i6 ~% O4 W

2 E8 m1 b: d8 C8 j: r( j那就是MIM電容,meatal to metal層所組出來的電容,PIP電容則是poly to poly層所組出來的電容

shaq

原帖由 tanbo 於 2008-4-20 10:12 PM 發表
: ^; F5 Z4 t  W感謝大大的回應,讓我更加了解電容的特性和應用,印象中還有話過一種是利用metal成去疊起來的電容,專有名詞忘了...

  p: R& s* q! ?$ Q
3 o7 k4 L4 t6 X5 ?5 q- m* ?
三明治電容嗎？
" m: k9 x7 y; i1 \- n# T+ i
# k- m! A- a9 R5 _# B那是種用 metal1-metal2 或是任兩層 metal 所夾起來的電容。
通常 digital 製程的 poly 只有1層，沒辦法用 PIP。 只能用三明治電容來實現囉！
' r. l& |% y- Q
$ b0 g& o4 X3 t* Z. h9 y* W9 `這篇也有提到，您參考看看。
# C% U* p9 i4 d! Q4 Chttp://www.chip123.com/phpBB/vie ... ;highlight=%B9q%AEe

Justin7288

我所知的是m1tom2~p1top2~p2tonod~p2topod~容值最小是m1tom2囉!滿花面積的!

daidai

還有MOM capacitor (或稱inter-digit capacitor), that uses metal layer's parallel & vertical coupling capacitance together.
' G1 d3 K- l8 i還有 junction capacitor, that uses diffusion layers to form the capacitor.