電路設計中有哪幾種電容?

tanbo

請問各位先進:
- Y, V4 Y/ P2 D8 M6 a* E0 {
在layout上常會畫到電容,有mos電容,MIM電容...
, D) c$ S" Z/ W5 V1 H8 S5 E- y2 N" Q
想請問還有哪些電容呢? 各種電容有哪些優缺點呢?
+ d' u0 K$ z4 D9 y  V7 l
電路設計上是如何決定是要使用哪一種電容呢?
8 Y0 L. u3 w5 t# ^1 N9 b  h
4 j8 q& k6 @/ O) {2 W* k   謝謝!

winnie22

還有POLY TO POLY電容..
一般而言MIM與POLY TO POLY電容線性度較佳..

finster

製程上的電容有三種,一種是MIM電容,另外一種則是PIP電容,亦即Poly to Poly層的電容,不過,這種製程要用到有二層Poly的製程,一般的邏輯製程不會有兩層Poly,所以,會是比較特別的
1 t" X; m$ m* g% e最後一種則是MOS電容
! t. z$ w2 ?/ j" e如前面所提,MIM和PIP電容比較準且穩定(和MOS電容來比較),不過,缺點是製程上會有所限制
而MOS電容則沒有製程上的限制,不過,它的容值會隨著Gate電壓而有變化,所以,如果要有精確且穩定的電容值的話,那用MOS電容就很不明智
- O7 W% u0 G5 ^7 P
% ]) @. z+ o! c+ t一般來說,在ADC電路中會"儘量"少用MOS電容,除非真的萬不得以,又或者specification真的有很大的容許值,不然,絕大部份都是用MIM或者PIP電容,所以,作ADC電路絕大部份都是用類比製程而較少使用邏輯製程
而像PLL,或者POR電路等,因為用到的電容較不嚴格,所以,用MOS電容大概就可以,不過,有些限制仍是需要在電路上克服或者應該要去避免的

tanbo

感謝大大的回應,讓我更加了解電容的特性和應用,印象中還有話過一種是利用metal成去疊起來的電容,專有名詞忘了...

finster

原帖由 tanbo 於 2008-4-20 10:12 PM 發表
' b0 @; r6 n3 G8 z/ S, g/ X, r感謝大大的回應,讓我更加了解電容的特性和應用,印象中還有話過一種是利用metal成去疊起來的電容,專有名詞忘了...

* [3 o% f+ t) {+ l
+ c0 Y' s( B" q# P, n, ~( U" l
- _8 ]6 C5 c% z+ W6 c2 ?3 A那就是MIM電容,meatal to metal層所組出來的電容,PIP電容則是poly to poly層所組出來的電容

shaq

原帖由 tanbo 於 2008-4-20 10:12 PM 發表
感謝大大的回應,讓我更加了解電容的特性和應用,印象中還有話過一種是利用metal成去疊起來的電容,專有名詞忘了...

- v+ M8 P# H, [* }- o# F$ V) K

三明治電容嗎？
$ {1 S1 [+ U# }' O! u7 I: m% l
) p$ q# z; j% e, i1 w+ s那是種用 metal1-metal2 或是任兩層 metal 所夾起來的電容。
" f- }4 }& ?( k8 k通常 digital 製程的 poly 只有1層，沒辦法用 PIP。 只能用三明治電容來實現囉！

3 {! \# ~8 H6 j& p這篇也有提到，您參考看看。
# l+ E( O* L$ qhttp://www.chip123.com/phpBB/vie ... ;highlight=%B9q%AEe

Justin7288

我所知的是m1tom2~p1top2~p2tonod~p2topod~容值最小是m1tom2囉!滿花面積的!

daidai

還有MOM capacitor (或稱inter-digit capacitor), that uses metal layer's parallel & vertical coupling capacitance together.
9 N+ R3 n: Q' s還有 junction capacitor, that uses diffusion layers to form the capacitor.