|
這邊小弟我有個疑問,不知道各位有沒有試過將variable,integer,sinal當作計數器迴圈紀錄用,然後做合成後出來的電路有何不同?如果哪位大大驗證過請指教一下!
1 X7 E: b* l" t: ]9 q# W1 {) d0 Y9 \. C/ L) V
例如:
5 O" ?* W: u9 ]1 x7 f5 K begin
0 {! a7 Y" {7 Q5 i5 j: W variable_mode : process(vector)
) i3 N2 P. Q4 ~ variable reg4 : std_logic_vector(3 downto 0); {& u# Y# c& c/ h7 k+ E
begin8 }9 N* T: y6 i2 |7 a, D
if vector = '1' then
! B+ ^7 d. o8 q r: M" i reg4 := unsigned(reg4) + '1';
/ v- ~# _0 L4 b$ t1 @' W' Z" @ end if;
. l' c9 {0 v5 M5 I) D1 Z0 l cout <= reg4;
8 S" i6 |: {0 s, B% k end process variable_mode;
8 W+ j2 @7 j- s9 K6 Z
! O8 v- C! r$ p+ A$ l- y. _6 D signal reg4 : std_logic_vector(3 downto 0);
& q: |4 x' h3 R( q& v6 D# \ begin W9 t1 R1 J3 D5 ~# `% x
signal_mode : process(vector)9 l# s6 t# Q* N; T9 ?9 c7 a
begin
# q( I6 M$ n) x2 ? if vector = '1' then
* {- t. P$ S T# Z' s0 M" N' G reg4 <= unsigned(reg4) + '1';; E$ N5 D# o0 P! ]
end if;
7 f- Q! @' U4 Y3 p2 t4 ~* R# d; `$ D cout <= reg4;+ @7 |, p! c% h& L
end process signal_mode;. @% i! j, k5 S% v1 W% U- g
0 W$ k3 y' Q: j% Q1 f5 h5 u7 m' u...等,這些不同性質的參數在合成後有何不同?
4 A8 [, x" s7 r請問有哪位曾經有試過研究那不同嗎?我很想知道... |
|