|
同時,Xilinx也已投入3D異質整合晶片開發,湯立人表示,微凸塊/TSV、熱傳、TSV元件應力等問題都有待解決。此外,若要實現邏輯、記憶體、處理器等主動與主動晶粒間的堆疊,業界在3D製程開發套件、製造標準(材料、DFM規則)、測試、代工廠間互通性、晶片間介面等各領域,都還有一段路要走。
4 H% L; c% u& M2 B i
/ b: L. p) O# g# m. L1 N+ f8 c* `LSI材料和互連技術院士John Osenbach博士則是討論了矽、有機和玻璃等不同中間插件材料的差異與優缺點。他認為,目前還沒有最適當的答案出現,未來業者有可能會依照不同應用與架構選用不同的材料。
$ p* R+ G- M8 L7 u& s! R% `2 R7 W3 t6 e' n; X. E& f9 E* I/ Z- P
Aptina先進封裝資深總監Derek Hinkle指出,影像感測器市場的3D封裝技術已經就緒,目前是採用via-last互連製程,已經開始在8吋晶圓生產,可最大化每片晶圓的晶粒數。
: C0 Q1 |* h, I0 O( d( @6 ~3 z! i0 T. j8 J' D9 `
針對現有的Via-first、via-middle以及via-last製程,Derek Hinkle表示,這些技術各有其優點,但他認為,via-last能帶來更佳的供應鏈管理靈活性。同時,由於目前3D IC供應鏈仍然分散,有待進一步整合,並須能提供更具吸引力的成本、效能、尺寸優勢,才能進一步擴大3D IC的廣泛採用。 3 k t) a; z: m$ X: l
- D$ C! @, @, F) {3 J8 y. \ H! @' n
聯電企業行銷總監黃克勤博士介紹了聯電在3D IC方面的最新進展。它是以Via-middle製程為基礎,從今年初開始進行TSV製程最佳化,預計今年底進行產品級的封裝與測試以及可靠性評估。
& s" @& f/ K, t7 U. ~. Z, z; Q% V8 N7 s$ n+ F
他表示,雖然在開發初期曾遭遇銅填充、金屬堆疊等TSV完整性製程問題,但現在都已經克服。他強調,運用現有的CMOS製程技術與代工、封測廠生態系統,將會是較佳的業務模式。
! t3 w. ^8 L7 i l- d U# o$ B
4 ^ Z6 _, Y1 w j' T/ I此外,EVG討論了wide I/O介面的薄化晶粒堆疊、Teredyne介紹在自動化測試設備上進行系統級測試的技術與成本挑戰、益華電腦說明矽插件協同設計與分析的新型工具。 # |" ]6 j4 p4 E2 \* i2 r3 }$ _
" o* F9 c' M! Z# s! u3 H% u儘管2.5D/3D IC已經從概念逐漸成為事實,但是,與會者均提到必須克服成本挑戰,讓此技術從高階、少量應用擴大到更廣泛的主流應用,才能確保業者的長期投資效益。這個挑戰,將是3D IC技術邁向量產的關鍵,也是整體產業鏈共同努力的目標。 |
|