鎖相迴路PLL Layout 電源及接地問題

exbogy

想請問版上各位高手前輩

% H4 W+ ]+ i) ^小弟這樣的認知是否有錯誤
5 p8 O" _% n4 F/ A# C" W. C5 W
, c$ x6 j0 z( E0 LPLL的電路中有分RF(VCO及第一級較高頻的注入鎖定除頻器)、類比、數位三種電路

( r& U9 J$ @+ E+ z, L) @: s在接地時三種電路的地要個別接到晶片外在板子上再共地
+ j- h/ a. I/ G# c7 O; i, K
9 L* U* ~% l" ?& R: ~7 l! y, x$ k( X這樣是否正確
( d* [6 h6 Z; `" E! @% q
/ ~* s1 I" G& D5 T& o4 J另外學長有提到說 過去曾經看過一篇文件上面有提到MOS的Body端的地應該也要分開

9 K- t! w7 H: j' Q3 `還有電源的部分一般是否也都是要分開給RF、類比、數位
8 ]! G5 T* C+ |6 x% ~& ?
9 ]8 W: O+ e+ V6 Z, ~希望大家能給予指教

flyawayfc

我也不是很懂啊，同求。